脉冲生成装置制造方法
【专利摘要】本发明涉及一种可生成理想的波形的脉冲信号，同时在不输出脉冲信号时实现较高隔离度的脉冲生成装置。脉冲生成装置（100）通过放大器（102）对从高频振荡器（101）输出的高频信号进行放大后输出。放大器（102）仅在从驱动电路（110）供给驱动功率的期间对来自高频振荡器（101）的高频信号进行放大后输出。利用波形控制部（120）控制从驱动电路（110）供给放大器（102）的驱动功率的波形，以使通过放大器（102）放大的高频信号变为超宽带的脉冲信号。
【专利说明】脉冲生成装置
【技术领域】
[0001]本发明涉及ー种生成脉冲信号的脉冲生成装置，具体地，能够将脉冲信号成形为理想波形的脉冲生成装置。
【背景技术】
[0002]在利用高频的超宽带脉冲信号测量与对象物之间的距离、角度等的UWB (UltraWide Band)雷达中，生成例如脉冲宽度为Ins左右的脉冲信号用于发送信号和接收信号。在UWB雷达为了高精度地测量对象物，生成高品质的波形的脉冲信号变得尤为重要。作为脉冲信号的高品质的波形，例如需要成形为尽量接近矩形的形状。并且，为了提高UWB雷达的測量性能，需要在不输出脉冲信号的期间尽量减少噪声信号等无用波的输出。
[0003]在UWB雷达，在高频带利用超宽带脉冲信号，因此作为UWB的电波规格，对于功率频谱密度(dBm/MHz)设有上限，如图4 (a)的符号90所示。为了防止超过该上限，需要适当调整脉冲信号的波形和输出强度。
[0004]作为生成超宽带脉冲信号的方法，目前公开有利用从振荡器输出的高频信号对基带的脉冲信号进行上变频的方法(例如专利文献I)。參照图5对现有的超宽带脉冲生成装置例子进行说明。现有的脉冲生成装置900包括:发出指定频率的高频信号的高频振荡器901、对从高频振荡器901输出的高频信号进行放大的放大器902、输出指定脉冲宽度的基带的脉冲信号的基带脉冲发生部903、以及，输入通过放大器902放大的高频信号和从基带脉冲发生部903输出的脉冲信号后进行混频的混频器904。
[0005]混频器904以从放大器902输入的高频信号对从基带脉冲发生部903输入的脉冲信号进行上变频，并将其作为高频脉冲信号输出。通过将从基带脉冲发生部904输出的脉冲信号成形为矩形形状，从而从混频器904输出超宽带的脉冲信号。高频振荡器901、放大器902以及混频器904始终在工作，只有从基带脉冲发生部903输入脉冲信号时才输出超宽带的高频脉冲信号。
[0006]先行技术文献
[0007]专利文献
[0008]专利文献1:日本特开2009-222457号公报
[0009]但是，在具有如图5所示的结构的现有的脉冲生成装置，即使从基带脉冲发生部向混频器不输入脉冲信号时，还是需要使高频振荡器、放大器、混频器等工作，因此存在来自高频振荡器的信号作为噪声信号从混频器漏出的问题。如图6模拟示出，作为对于漏出信号的隔离度性能，混频器仅具有至多20dB左右。因此，在采用该脉冲生成装置的雷达，如图4 (b)所示，接收信号上重叠有相对高电平的漏出信号(图4 (b)中符号91所示)。为了保持功率频谱密度(dBm/MHz)的限制，需要降低发送信号的功率，如图4 (b)所示。其結果，存在可探測距离变短的问题。
【发明内容】
[0010]为解决上述问题，本发明的目的在于提供可生成理想的波形的脉冲信号，同时在不输出脉冲信号时实现较高隔离度的脉冲生成装置。
[0011]为了解决上述问题，根据本发明的脉冲生成装置的第一方面，所述脉冲生成装置利用放大器放大从高频振荡器输出的高频信号并输出高频脉冲信号，所述脉冲生成装置的特征在于，包括:驱动电路，用于向连接于输出端的所述放大器供给驱动功率，所述驱动电路包括:一端连接于电压电源的电阻；一端连接于输入端，另一端连接于所述电阻的另一端的电容器；一端连接于所述电阻的另一端的NOT逻辑型的晶体管；以及，一端连接于所述晶体管，另一端连接于所述输出端的电流放大器；以及，波形控制部，用于向所述输入端输出控制信号，以便所述驱动功率成形为指定的波形并从所述驱动电路输出，其中，所述晶体管通过所述电容器输入所述控制信号，以当所述控制信号低于指定的阀值时打开所述电流放大器，其他时候关闭的方式进行控制。
[0012]根据本发明的脉冲生成装置的另一方面，其特征在于，所述阀值设定为位于从所述电压电源通过所述电阻设定的偏压和从所述电容器输入的所述控制信号的最小值之间且低于伴随所述控制信号的无用的电压振动的最小值。
[0013]根据本发明的脉冲生成装置的另一方面，其特征在于，所述波形控制部包括:定时控制单元，用于高精度地控制所述驱动功率的上升/下降的定时；波形成形单元，用于控制所述驱动功率的上升速度/下降速度从而将波形成形为脉冲状；振幅控制单元，用于控制所述驱动功率的高度；以及，强度控制单元，通过电流控制所述驱动功率的强度。
[0014]根据本发明的脉冲生成装置的另一方面，其特征在于，由PLD (ProgrammableLogic Device)的 SerDes (Serializer/Deserializer)构成所述波形控制部。
[0015]根据本发明的脉冲生成装置的另一方面，其特征在于，由FPGA (FieldProgrammable Gate Array)的SerDes构成所述波形控制部。
[0016]根据本发明的脉冲生成装置的另一方面，其特征在于，所述波形控制部作为所述波形成形单元采用所述FPGA的强调功能所具有的多阶段的预加重。
[0017]根据本发明的脉冲生成装置的另一方面，其特征在于，所述波形控制部作为所述波形成形单元选择所述多阶段的预加重的最大值，作为所述强度控制单元选择所述多阶段的电流强度的最大值。
[0018]发明效果
[0019]根据本发明，能够提供生成理想的波形的脉冲信号，同时在不输出脉冲信号时可实现较高隔离度的脉冲生成装置。
【专利附图】
【附图说明】
[0020]图1是示出根据本发明的第一实施方式的脉冲生成装置结构的框图。
[0021]图2是示出由第一实施方式的脉冲生成装置生成的超宽带的高频脉冲信号例子的时间波形图。
[0022]图3是示出从第一实施方式的脉冲生成装置的驱动电路以及波动控制部输出的信号波形例的时间波形图。
[0023]图4是为UWB脉冲信号功率频谱密度设定的限制的模拟示意图。
[0024]图5是示出现有的超宽带脉冲信号生成装置例子的框图。[0025]图6是从现有的超宽带脉冲信号生成装置的混频器输出的信号的时间波形图。
[0026]图7是模拟示出通过电容器从波形控制部输入的控制信号的波形的时间波形图。
【具体实施方式】
[0027]參照附图详细说明本发明的优选实施方式中的脉冲生成装置。为了简化图及其说明，对于具有相同功能的各构成部分标注相同的符号。
[0028](第一实施方式)
[0029]下面，參照图1说明根据本发明的第一实施方式的脉冲生成装置。图1是示出了本实施方式的脉冲生成装置100的结构的框图。在图1，脉冲生成装置100在放大器102对从高频振荡器101输出的高频信号进行放大后输出。放大器102仅在从驱动电路110供给驱动功率的期间对来自高频振荡器101的高频信号进行放大后输出。在本实施方式的脉冲生成装置100，利用波形控制部120控制从驱动电路110供给放大器102的驱动功率的波形，以使在放大器102放大的高频信号变为超宽带的脉冲信号。另外，放大器102并不限定于I段，可以采用2段以上串联连接的结构。
[0030]驱动电路110包括:一端连接于电压VDD的电源的电阻(上拉电阻)111 ;一端连接于输入端114,另一端连接于电阻111的另一端的电容器112 ;与电容器112并联,且一端连接于电阻111的另一端的NOT逻辑型的晶体管113 ;以及，一端连接于晶体管113，另一端连接于输出端116的电流放大器115。输入端114连接于波形控制部120,用于输入指定的控制信号，输出端116连接于放大器102，用于供给其驱动功率。电流放大器115对从晶体管113输出的电流进行放大，并供给驱动放大器102所需的功率。
[0031]作为成形从驱动电路110输出的驱动功率的波形的手段，波形控制部120包括:高精度地控制驱动功率的上升/下降定时的定时控制単元121 ;控制驱动功率的上升速度/下降速度从而将波形成形为脉冲状的波形成形単元122 ;控制驱动电压的高度的振幅控制单元123 ;以及，通过电流控制驱动功率的强度的强度控制单元124。
[0032]驱动放大器102需要2?3V左右的驱动电压和60mA左右的驱动电流。并且，从放大器102输出高频的超宽带的脉冲信号时需要在高频带控制用于驱动放大器102所需的上述驱动电压的波形，例如按照指定的定时高速上升或下降等。高频带中的驱动电压的波形成形中可以利用例如 FPGA (Field Programmable Gate Array)的 SerDes (Serializer/Deserializer)。
[0033]但是，从FPGA的SerDes输出的信号的振幅为350mV左右，低于驱动放大器102所需的电压。并且，还存在SerDes的输出信号伴有过冲(overshoot)或下冲(undershoot),并且输出信号之后产生振铃(ringing)的问题。因此，很难利用FPGA对放大器102直接进行打开/关闭控制。为此，在本实施方式的脉冲生成装置100，为了向放大器102供给理想的波形的驱动功率(驱动电压以及驱动电流)，设有驱动电路110。而且，利用波形控制部120来控制从驱动电路110输出的驱动功率。波形控制部120中可以采用上述的FPGA的berDes0
[0034]本实施方式的脉冲生成装置100生成并输出如图2所示的超宽带的高频脉冲信号。在图2，脉冲信号10的脉冲高度为Vp，脉冲宽度为Tw，上升时间以及下降时间分别为Tu、Td。作为超宽带的高频脉冲信号，成形有例如脉冲高度Vp=2?3V，脉冲宽度Tw=lns± 150ps,上升时间Tu=下降时间TdS 200ps的波形。其中，脉冲宽度Tw是脉冲高度Vp的1/2的时间宽度。波形控制部120对从驱动电路110输出的驱动功率进行控制，以便从放大器102输出上述脉冲信号10。
[0035]波形控制部120利用定时控制单元121按照指定的定时开始/停止输出驱动功率。并且，可以利用波形成形单元122控制驱动功率的上升速度/下降速度，可以将高频脉冲信号10的上升时间Tu/下降时间Td控制在例如200ps以下。可以利用振幅控制单元123控制高频脉冲信号10的脉冲高度Vp。并且，可以利用强度控制单元124控制高频脉冲信号10的强度。强度控制单元124通过控制流向驱动电路110的电流来控制从驱动电路110输出的驱动功率的强度。
[0036]图3示出了从波形控制部120输出到驱动电路110的控制信号以及根据该控制信号从驱动电路110输出到放大器102的驱动电压例子。在图3，符号21表示输出到放大器102的驱动电压，符号22表示输出到驱动电路110的控制信号的电压。从波形控制部120向驱动电路110输出电压为120?300mV、电流为24mA左右的控制信号。当作为波形控制部120采用FPGA时，通过在强度控制单元124采用最大的设定值，从而能够将电流控制在24mA。在强度控制单元124采用最大的设定值，则出现振铃增大的问题。在本实施方式中，通过利用晶体管113，能够减少振铃。并且，从驱动电路110向放大器102输出电压为2?3V、电流为60mA左右的驱动功率。
[0037]在图3，在时刻Tl的时点，从波形控制部120输出的控制信号22急速下降达到阀值Vt，则驱动电压21上升，开始向放大器102供给功率。之后，在时刻T2，控制信号22再次上升到阀值Vt，则驱动电压21急速下降，切断向放大器102的功率供给。从而，在从时刻Tl与T2之间从驱动电路110向放大器102供给形成为大致矩形形状的脉冲波的驱动电压21。
[0038]在本实施方式的脉冲生成装置100，根据从波形控制部120输出的控制信号22，驱动电路110向放大器102供给如图3所示的驱动电压21。驱动电路110利用NOT逻辑型的晶体管113对于向放大器102供给驱动电压21的电流放大器115进行驱动功率的输入/切断。
[0039]晶体管113起到比较器的作用，用于比较输入信号和指定的阀值(Vt)后输出“H”(High)或“L” (Low)信号。当晶体管113的输出信号为“H”时，向电流放大器115供给驱动功率。晶体管113上连接有一端连接在电压VDD的电源的电阻111，从电阻111施加指定的偏压(称为DC偏压VDC)。DC偏压VDC设定为驱动晶体管113所需的电压600mV左右。将晶体管113用作NOT逻辑型时，将输入信号输入到反转输入侧，当输入信号的电压低于阀值Vt时，从晶体管113输出“H”信号。因此，通常，阀值Vt设定为低于DC偏压VDC，以便从晶体管113输出“L”信号。
[0040]一旦从波形控制部120向驱动电路110输入图3所示的控制信号22，则控制信号22的交流成分通过电容器112输入，加在DC偏压VDC上。图7 (a)模拟示出了相加的信号(称为VBE)。图7 (a)所示的信号是将图7 (b)所示的一定的脉冲长度(占空比为1:1)的信号在波形控制部120进行波形成形的信号。在波形控制部120以尽量缩小超过DC偏压VDC的脉冲的振幅并且以DC偏压VDC为标准使在其上下振动的信号面积相等的方式进行波形成形。其结果，如图7 (a)所示，从波形控制部120输出大幅降低了超过DC偏压VDC的电压并且其期间变长从而占空比较高的信号。优选，占空比例如在1:100以上。占空比的I对应于向下凸出的脉冲信号。
[0041]当向晶体管113输入图7 (a)所示的占空比较高的信号时，从DC偏压VDC向下凸出的脉冲信号的振幅较大，因此将晶体管113的阀值Vt设定在DC偏压VDC与向下凸出的脉冲信号的电压之间较为容易。从而，当向下凸出的脉冲信号低于阀值Vt时，从晶体管113输出“H”信号，脉冲信号再次超过阀值Vt，则从晶体管113输出“L”信号。
[0042]在波形控制部120，通过扩大占空比来扩大向下凸出的脉冲信号的振幅，从而能够在与振铃等无用的振动之间振幅的大小出现较大差异。从而在本实施方式的驱动电路110，能够将晶体管113的阀值Vt简单地设定在两者之间。
[0043]将晶体管113的阀值Vt设定为从晶体管113不会因为振铃等无用的振动而输出“H”信号，从而能够去除来自波形控制部120的控制信号的振铃等的影响。其结果，如图3所示，供给放大器102的驱动电压21在时刻Tl和T2期间形成为脉冲状，并且能够充分降低振铃等的影响。
[0044]当作为波形控制部120采用FPGA时，可以利用FPGA所具有的加强功能向驱动电路110输出高速上升的控制信号22。在FPGA，作为波形成形单元122可以设定16阶段的预加强(Preemphasis)，作为强度控制单元124可以设定8阶段的电流强度。通过将波形成形单元122和强度控制单元124均设定为各自的最大值，驱动电路110能够输出图3所示的控制信号22。还可以以PLD (Programmable Logic Device)的SerDes形成波形控制部120，以此代替FPGA。
[0045]如上所述，驱动放大器102时需要从驱动电路110供给电压为2?3V、电流为60mA左右的驱动功率。为此，从电压VDD的电源通过电阻111施加在晶体管113的DC偏压VDC为60mV左右。于是，在电流放大器115，将从晶体管113输出的信号“H”的电流放大到60mA左右，并且电压也放大到2?3V。或者，还可以通过(利用)晶体管113放大电压。
[0046]根据本实施方式的脉冲生成装置100，在波形控制部120大幅提高控制信号的占空比，并且将该控制信号输入晶体管113，从而能够准确地对供给放大器102的驱动功率进行输入/切断控制。其结果，能够大幅提高不输出高频脉冲信号时的放大器102的隔离度。
[0047]如上所述，在本实施方式的脉冲生成装置100，在波形控制部120控制驱动电路110，从而能够从放大器102输出理想的宽带高频脉冲信号10。即，作为供给放大器102的驱动功率，通过从波形控制部120的控制，在驱动电路110实现需要的脉冲高度以及强度。根据本实施方式的脉冲生成装置100，能够生成理想波形的高频脉冲信号，并且可在不输出脉冲信号时实现较高的隔离度。
[0048]另外，本实施方式记载的内容是用于说明根据本发明的脉冲生成装置例子的，本发明并不限定于此。在不脱离本发明宗g的范围内，可适当变更本实施方式中的脉冲生成装置的详细结构以及详细动作。
[0049]附图标记
[0050]100脉冲生成装置
[0051]101高频振荡器
[0052]102放大器
[0053]110驱动电路[0054]111电阻
[0055]112电容器
[0056]113晶体管
[0057]114输入端
[0058]115电流 放大器
[0059]116输出端
[0060]120波形控制部
[0061]121定时控制单元
[0062]122波形成形单元
[0063]123振幅控制单元
[0064]124强度控制单元
【权利要求】
1.一种脉冲生成装置，所述脉冲生成装置利用放大器放大从高频振荡器输出的高频信号并输出高频脉冲信号，所述脉冲生成装置的特征在于，包括: 驱动电路，用于向连接于输出端的所述放大器供给驱动功率，所述驱动电路包括:一端连接于电压电源的电阻；一端连接于输入端，另一端连接于所述电阻的另一端的电容器；一端连接于所述电阻的另一端的NOT逻辑型的晶体管；以及，一端连接于所述晶体管，另一端连接于所述输出端的电流放大器；以及 波形控制部，用于向所述输入端输出控制信号，以便所述驱动功率成形为指定的波形并从所述驱动电路输出， 其中，所述晶体管通过所述电容器输入所述控制信号，以当所述控制信号低于指定的阀值时打开所述电流放大器，其他时候关闭的方式进行控制。
2.根据权利要求1所述的脉冲生成装置，其特征在于， 所述阀值设定为位于从所述电压电源通过所述电阻设定的偏压和从所述电容器输入的所述控制信号的最小值之间且低于伴随所述控制信号的无用的电压振动的最小值。
3.根据权利要求1或2所述的脉冲生成装置，其特征在于， 所述波形控制部包括: 定时控制单元，用于高精度地控制所述驱动功率的上升/下降的定时； 波形成形单元，用于控制所述驱动功率的上升速度/下降速度从而将波形成形为脉冲状； 振幅控制单元，用于控制所述驱动功率的高度；以及 强度控制单元，通过电流控制所述驱动功率的强度。
4.根据权利要求3所述的脉冲生成装置，其特征在于，
由 PLD (Programmable Logic Device)的 SerDes (Serializer/Deserializer)构成所述波形控制部。
5.根据权利要求3所述的脉冲生成装置，其特征在于， 由 FPGA(Field Programmable Gate Array)的 SerDes 构成所述波形控制部。
6.根据权利要求5所述的脉冲生成装置，其特征在于， 所述波形控制部作为所述波形成形单元采用所述FPGA的强调功能所具有的多阶段的预加重。
7.根据权利要求6所述的脉冲生成装置，其特征在于， 所述波形控制部作为所述波形成形单元选择所述多阶段的预加重的最大值，作为所述强度控制单元选择所述多阶段的电流强度的最大值。
【文档编号】H03K4/92GK103430451SQ201280013347
【公开日】2013年12月4日 申请日期:2012年3月28日 优先权日:2011年3月28日
【发明者】平山裕树 申请人:古河电气工业株式会社, 古河As株式会社