分布式自举开关的制作方法
【专利摘要】一种用于模／数转换器ADC的输入电路包含至少一个自举电路，所述至少一个自举电路包含：至少一个第一开关(SW1：308)，其用于将电力(VDD)连接到至少一个电容器(C：304)的第一端子；至少一个第二开关(SW2：310)，其用于将所述至少一个电容器的第二端子连接到待取样的信号(VIN)；至少一个第三开关(SW3：312)，其用于将所述至少一个电容器的所述第一端子连接到至少一个取样网络输入开关(306)的控制栅极(309)；至少一个第四开关(SW4：314)，其用于将所述至少一个取样网络输入开关(306)连接到衬底；以及至少一个第五开关(SW5：316)，其用于将所述至少一个电容器的所述第二端子连接到所述衬底。
【专利说明】分布式自举开关
[0001]对相关申请案的交叉参考
[0002]本发明主张来自2011年6月7日申请、题为“分布式自举开关(DISTRIBUTEDBOOTSTRAPPED SWITCH) ”的第61 / 494，179号美国临时专利申请案的优先权，所述申请案以引用的方式全部并入本文中。
【技术领域】
[0003]本发明涉及开关，且明确地说，涉及金属氧化物半导体(MOS)开关。
【背景技术】
[0004]时钟自举(“自举”)为用以增强金属氧化物半导体(MOS)开关的线性的技术。通过自举，MOS开关在接通状态期间的栅极电压被设定在大于电源电压的恒定值，或设定在相对于输入信号的恒定偏移值，两者皆实现大的栅极过激励电压(栅极源极电压减开关接通/断开阈值电压)。在前者中，栅极过激励电压可变，而在后者中，其为恒定的(独立于信号)。结果为较低且较线性的开关阻抗，因此实现按较大精确度对模拟信号的取样。
[0005]高速管线式模/数转换器(ADC)使用自举技术。管线式模/数转换器(ADC)为分段式资料转换器，其中按若干步骤粗略地量化信号，且接着组合不同步骤的结果以实现高量化准确度。
[0006]参看图1A，典型 的管线式ADClO包含多个级12、14、......、L。在第一级12中，输
入Vin经使用快闪ADC(未图示)转换，且与来自后续级14、16、……、L的结果组合以形成输出。通过使用数/模转换器转换每一级的输出来判定那一级中的误差。到级的输入与误差之间的差为“残余”。每一级的残余经放大且馈送到下一级，且按相同方式在下一级中转换。将最后一级L的输出提供至解析最后位的后端ADC16。可提供所有输出以用于时间对准和数字误差校正20。
[0007]如图1B中所示，管线式ADC中的典型级包括输入信号取样网络103a、粗略快闪ADC102 (具有其自己的取样网络103b)、DAC104和放大器106。取样网络和快闪ADC102通过开关101a、IOlb同时取样第一输入信号108。ADC102将信号的数字版本提供到DAC104。DAC104将信号的数字版本转换回成模拟形式，从而提供从第一输入信号108减去110的第二信号。结果为“残余”，且被放大以便占据(通常且在无误差的情况下)下一级的范围的一部分(例如，一半)。理想地，残余仅由量化噪音组成。
[0008]如果取样网络103a和快闪ADC102未取样第一输入信号108的相同值,那么残余含有信号相关组分，而非仅量化误差。此误差项随着输入信号频率而变化(增大)，且由于其占据放大器输出范围的部分，因此其可导致ADC102的过早过载。
[0009]因此，需要使主要取样网络匹配快闪ADC内的网络。所谓“匹配”，是指不仅匹配取样时刻，还匹配时间常数。为了实现最好的可能匹配，两个网络应为几乎相同，或一个为另一个的线性按比例调整版本(包含寄生现象)，且开关IOlaUOlb经相同地驱动。应最大化取样时间以消除来自闭合开关的动作的残余瞬态效应，从而提供输入信号108的较准确跟踪。当ADC102的时钟速率超过300MHz时，此可为较重要的。
[0010]图2A和图2B指示现有技术自举技术的示范性实施例，由此开关栅极-源极电压是恒定的。在图2A的技术(被称作“集总式”自举)中，单个自举电路202驱动输入和快闪ADC取样网络103a、103b中的开关101a、101b。电路进一步包含电容器Cl、C2以及开关204a-204d和开关206a、206b。开关由周期性时钟表示的相位1、相位2驱动。当相位I为真时，相位2为假，且反之亦然。当相位I为真时，电容器Cl、C2经充电至电压Vin。当相位2为真时，电容器连接到取样网络。
[0011]在图2B的技术(被称作“分布式”自举)中，对每一开关101a、101b分别提供其自己的自举电路202a、202b。电路还包含电容器C3、C4以及开关208a_208d和开关210a、210b。一股来说，电路用以对电容器C3、C4充电，其类似于图2A的情况。
[0012]自举电路通常在特定位置中使用厚氧化物装置以处置大(高于电源电压)的电压，而不经历崩溃。此些装置需要比实际用于低电压装置的最小尺寸大得多的物理尺寸。厚氧化物装置还可具有较高阈值电压和较低跨导值。出于这些原因，厚氧化物装置作为有源装置和开关皆表现不良。当在自举电路中使用时，它们充当开关。
【发明内容】
[0013]在现有技术中的这些和其它缺点在很大程度上被根据本发明的实施例的系统和方法克服。本文中揭示的各种实施例提供许多益处，例如，信号独立负载、匹配的取样和最大取样时间。本发明概念揭示分布式自举的更有效率的实施方案。根据如所主张的实施例的一种用于改善自举式开关的性能的电路包含:第一开关，其用于将电力连接到电容器的第一端子；第二开关，其用于将所述电容器的第二端子连接到待取样的信号；第三开关，其用于将所述电容器的所述第一端子连接到取样网络输入开关的控制栅极；第四开关，其用于将所述取样网络输入开关连接到衬底；以及第五开关，其用于将所述电容器的所述第二端子连接到所述衬底。一种用于模/数转换器(ADC)的输入电路包含至少一个自举电路，所述至少一个自举电路包含:至少一个第一开关，其用于将电力连接到至少一个电容器的第一端子；至少一个第二开关，其用于将所述至少一个电容器的第二端子连接到待取样的信号；至少一个第三开关，其用于将所述至少一个电容器的所述第一端子连接到至少一个取样网络输入开关的控制栅极；至少一个第四开关，其用于将所述至少一个取样网络输入开关连接到衬底；以及至少一个第五开关，其用于将所述至少一个电容器的所述第二端子连接到所述衬底。
[0014]一种用于改善自举式开关的性能的方法包含:通过第一开关将电力连接到电容器的第一端子；通过第二开关将所述电容器的第二端子连接到待取样的信号；通过第三开关将所述电容器的所述第一端子连接到取样网络输入开关的控制栅极；通过第四开关将所述取样网络输入开关连接到衬底；以及通过第五开关将所述电容器的所述第二端子连接到所述衬底。
【专利附图】
【附图说明】
[0015]通过参看附图，可更好地理解本发明，且所属领域的技术人员显而易见本发明的众多目标、特征和优势。不同图式中使用相同参考符号指示类似或相同项目。[0016]图1A说明示范性管线式模/数转换器(ADC)。
[0017]图1B说明管线式ADC的示范性级。
[0018]图2A和图2B说明用于管线式ADC级的示范性自举。
[0019]图3说明示范性经改善自举技术。
【具体实施方式】
[0020]将参看附图详细描述各种实施例。只要可能，将在整个图式中使用相同的参考数字来指代相同或相似的部分。对特定实例和实施方案做出的参考是出于说明性目的，且不希望限制本发明或权利要求书的范围。
[0021]本发明概念揭示分布式自举的更有效率的实施方案。本发明与高速管线式模/数转换器(ADC)相关联，且还可扩展到其它应用和ADC架构。例如，分布式自举可适用于算法ADC(也被称为循环ADC)、适用于Λ-Σ ADC、适用于SAR ADC等。本文中揭示的各种实施例提供许多益处，例如，信号独立负载、匹配的取样和最大取样时间。
[0022]图3为与输入取样网络中的输入开关一起使用的按照本文中揭示的本发明概念的原理的自举电路300的实例，其提供恒定栅极-源极电压。在管线式ADC中，类似的自举电路将与快闪ADC取样网络一起使用。自举电路300可用于集总式或分布式自举实施方案中。
[0023]电路300 包含电容器 C，以及开关 SW1308、SW2310、SW3312、SW4314 和 SW5316。MOS晶体管306充当取样网络输入开关(对应于图2A、图2B中的101a)。在一些实施例中，开关SW3312为厚氧化物开关。
[0024]在第一相位中，闭合着的SW1308、SW4314和SW5316将电容器C304预充电到VDD，且将输入开关306的栅极309接地。在第二相位中，SW1308、SW4314和SW5316断开，接着SW2310和SW3312闭合，由此将电容器C304连接于输入信号Vin与输入开关306的栅极309之间，从而将栅极电压升高到Vin+VDD。
[0025]在一个方面中，栅极-源极电压为(Vin+VDD)-Vin=VDD,其独立于输入信号。此情况为真的程度取决于寄生电容Cp318(其包含输入开关本征电容)的值。仅考虑图3中的简化图，栅极电压将理想地稳定于:
[0026]Vg= [C / (C+Cp) ] (Vin+VDD)。[等式 I]
[0027]可通过减小Cp318的值、增大C304的值或在一些实施例中通过这两个操作来改善电路的效率。注意，在其中总栅极与寄生电容为零的理想情况下，当电容器C304连接到栅极时，基本上不存在从输入汲取的电流。
[0028]在其中使用集总式自举电路的一个方面中，Cp318可能非常大，因为除了开关栅极电容自身之外，其还包含连接所有输入开关栅极的迹线的寄生电容。因此，电容器C304的值应增大，以改善效率。此外，由于输入信号与输入开关栅极之间的电流路径302流经厚氧化物开关(SW3312)，因此厚氧化物开关312应经设计以呈现低电阻，以加速在开关栅极处的电压之升高，以最大化可用于取样的时间。在一个实例中，DC ON的减小可通过增大宽度-长度(W / L)比来实现。然而，此方法导致在开关的端子处的额外寄生电容，其在效果上降低自举效率且增大时间常数。存在防止厚氧化物装置的进一步快速切换的其它基本限制。优化为回报减少的非线性问题。[0029]因此，难以设计按高时钟速率驱动非常大的负载的有效率且经济的自举电路。由于大的电容性负载，此电路将展现变得信号相关的大延迟。出于相同原因，电路将汲取信号相关的电流(在理想的自举电路中，为零)，从而造成失真。这些问题在接近或超过300MHz的时钟速率下特别严重。
[0030]按照本发明的原理，在分布式自举方法中，每一开关具有专用自举电路，其具有可忽略的寄生电容性负载。电容器C304和厚氧化物开关SW3312可较小，且时间常数也可较小。此提供较少延迟、较快切换且因此提供较多时间来取样输入信号和抹除信号相关或暂态效应。结果为输入信号的更好匹配和更准确的取样。由于寄生电容Cp显著较低，因此动态电流消耗也减少了。
[0031]虽然已说明了用于移动计算装置的特定实施方案和硬件/软件配置，但应注意，其它实施方案和硬件配置是可能的，且不需要特定实施方案或硬件/软件配置。因此，对于实施本文中揭示的方法的移动计算装置，可能不需要所说明的所有组件。
[0032]如本文中所使用，不管是在以上描述还是所附权利要求书中，术语“包括”、“包含”、“载有”、“具有”、“含有”、“涉及”和其类似者应理解为开放式的，即，意指包含但不限于。仅过渡短语“由……组成”和“基本上由……组成”分别应被视为排它性的过渡短语，如在美国专利局专利审查程序手册(United States Patent Office Manual of PatentExamining Procedures)中关于权利要求书所阐明。
[0033]权利要求书中用来修饰权利要求要素的例如“第一”、“第二”、“第三”等的序数术语自身并不表示一个权利要求要素较之另一者的任何优先权、程序或次序，或执行方法的动作的时间次序。相反地，除非另有陈述，否则此些序数术语仅用作标签来区分具有某一名称的一个权利要求要素与具有`相同名称(只是使用了序数术语)的另一个要素。
【权利要求】
1.一种用于改善自举开关的性能的电路，其包括: 第一开关，其用于将电力连接到电容器的第一端子； 第二开关，其用于将所述电容器的第二端子连接到待取样的信号； 第三开关，其用于将所述电容器的所述第一端子连接到取样网络输入开关的控制栅极； 第四开关，其用于将所述取样网络输入开关连接到衬底；以及 第五开关，其用于将所述电容器的所述第二端子连接到所述衬底。
2.根据权利要求1所述的电路，其中所述第一开关、所述第四开关和所述第五开关根据第一相位而切换，且所述第二开关和所述第三开关根据第二相位而切换，所述第二相位与所述第一相位相反。
3.根据权利要求1所述的电路，其中所述取样网络输入开关为快闪模/数转换器取样网络输入开关。
4.根据权利要求1所述的电路，其中所述第三开关为厚氧化物半导体开关。
5.根据权利要求1所述的电路，其中所述取样网络输入开关为MOS开关。
6.一种用于模/数 转换器ADC的输入电路,其包括: 至少一个自举电路，其包含 至少一个第一开关，其用于将电力连接到至少一个电容器的第一端子； 至少一个第二开关，其用于将所述至少一个电容器的第二端子连接到待取样的信号；至少一个第三开关，其用于将所述至少一个电容器的所述第一端子连接到至少一个取样网络输入开关的控制栅极； 至少一个第四开关，其用于将所述至少一个取样网络输入开关连接到衬底；以及 至少一个第五开关，其用于将所述至少一个电容器的所述第二端子连接到所述衬底。
7.根据权利要求6所述的输入电路，其中所述至少一个第一开关、所述至少一个第四开关和所述至少一个第五开关根据第一相位而切换，且所述至少一个第二开关和所述至少一个第三开关根据第二相位而切换，所述第二相位与所述第一相位相反。
8.根据权利要求6所述的输入电路，其中所述至少一个取样网络输入开关为快闪模/数转换器取样网络输入开关。
9.根据权利要求6所述的输入电路，其中所述至少一个取样网络输入开关为输入取样网络输入开关。
10.根据权利要求6所述的输入电路，其中所述至少一个自举电路包括单个集总式自举电路。
11.根据权利要求6所述的输入电路，其中所述至少一个自举电路包括一对分布式自举电路，且所述至少一个取样网络输入开关包括输入取样网络输入开关和快闪ADC取样网络开关。
12.根据权利要求6所述的输入电路，其中所述至少一个第三开关为厚氧化物半导体开关。
13.根据权利要求6所述的输入电路，其中所述至少一个取样网络输入开关为MOS开关。
14.一种用于改善自举开关的性能的方法，其包括:通过第一开关将电力连接到电容器的第一端子； 通过第二开关将所述电容器的第二端子连接到待取样的信号； 通过第三开关将所述电容器的所述第一端子连接到取样网络输入开关的控制栅极； 通过第四开关将所述取样网络输入开关连接到衬底；以及 通过第五开关将所述电容器的所述第二端子连接到所述衬底。
15.根据权利要求14所述的方法，其包括根据第一相位连接所述第一开关、所述第四开关和所述第五开关，且根据第二相位连接所述第二开关和所述第三开关，所述第二相位与所述第一相位相反。
16.根据权利要求14所述的方法，其中所述取样网络输入开关为快闪模/数转换器取样网络输入开关。
17.根据权利要求14所述的方法，其中所述取样网络输入开关为快闪模/数转换器取样网络输入开关。
18.根据权利要求14所述的方法，其中所述第三开关为厚氧化物半导体开关。
19.根据权利要求 14所述的方法，其中所述取样网络输入开关为MOS开关。
【文档编号】H03K17/06GK103703685SQ201280036516
【公开日】2014年4月2日 申请日期:2012年6月7日 优先权日:2011年6月7日
【发明者】乔治·格里洛, 丹尼尔·米查姆, 安德烈娅·帕尼加达 申请人:密克罗奇普技术公司