锁相环路、半导体器件以及无线芯片的制作方法

专利名称：锁相环路、半导体器件以及无线芯片的制作方法
技术领域：
本发明涉及锁相环路。此外，本发明涉及具有该锁相环路的半导体器件。本发明还涉及具有上述半导体器件和天线的无线芯片(wireless tag)。
背景技术：
锁相环路(PLL ；Phase Locked Loop)具有生成与输入了的时钟信号同步的时钟信号或频率是输入了的时钟信号的N倍的时钟信号的功能。或者锁相环路当被输入类似于时钟信号的数据信号时，具有生成稳定的时钟信号的功能。在下面的专利文件I中记载有锁相环路的基本结构。[专利文件I]日本专利公开Hei10-065525号公报(第3页、第5图)

发明内容
例如，在无线通信中使用PLL。通过在无线芯片内内置有PLL，PLL可以将从读取/写入器发送来的数据用作输入信号来生成稳定的时钟信号。而且，根据该时钟信号无线芯片可以进行数据发送/接收的工作。在图10中示出内置有PLL的无线芯片的结构例的框图。在图10中，无线芯片具有半导体器件1001和天线1000。半导体器件1001具有电源电路1002、解调电路1003、调制电路1004、PLL1005、逻辑电路1006。PLL1005被输入作为解调信号的解调电路1003的输出，且输出时钟信号CLK。逻辑电路1006同步于时钟信号CLK而工作。作为PLL，例如，可以为如图9那样的结构。在图9中PLL901具有相位比较电路(PD)902、环路滤波器(LPF)903、电压控制振荡电路(VC0)904、分频电路(DIV)905，并且被输入输入信号In，且输出输出信号Out。假设在逻辑内部使用比解调信号的频率高的频率，而在图9中示出使用分频电路905的结构。除了数据接收期间以外输入到PLL的输入信号为一定，并且PLL输出的输出信号Out具有自激振荡时的频率(下面称为自激振荡频率)。因此，从无线芯片的数据发送与PLL的自激振荡频率同步进行。当进行图9所示的内置有PLL901的无线芯片的工作试验时，虽然在进行数据接收时没有出现问题，但是在数据发送时由于通讯速度的波动大，而确认到不能通讯的缺陷。作为对策，将环路滤波器的时间常数设定为大，这样做虽然改善了数据发送时的缺陷，但却使数据接收工作的成品率降低。以下说明这种工作。内置在无线芯片中的PLL在数据接收时重要的是在预定时间内锁定且相对于电源波动锁定范围广。例如，环路滤波器的时间常数优选为较小。此外，当数据发送时，需要使自激振荡频率的波动在通信规格范围内。在此情况下，环路滤波器的时间常数优选为大。换言之，试验示出在图9所示的PLL中，虽然若对锁定范围的波动和自激振荡频率的波动双方都进行改善，则可以使无线芯片稳定地工作，然而对锁定范围的波动和自激振荡频率的波动双方都进行改善是很困难的，所以不能使无线芯片稳定地工作。注意，难以使无线芯片稳定地工作的原因之一是当数据接收时的电源波动。例如，在使用100% AM解调方式时，因解调而发生停止电源供给的期间，而导致发生电源电压波动。尤其是在无源矩阵型的无线芯片中电源电压的波动很明显。鉴于上述问题，本发明的目的在于提供工作范围广的PLL。而且本发明目的还在于通过内置有这种PLL，提供从通讯距离或温度的观点来看，工作范围广的半导体器件或无线
-H-* I I
心/T O发明者注意到PLL所需要的特性根据半导体器件的工作状态而不同。因而提出根据半导体器件的工作转换PLL的结构的方式，该方式利用在通常的无线通讯中不同时进行数据发送和数据接收，并且其期间明显地分开，而且在每个期间中PLL所需要的特性不同的特点。通过这种方式，可以改善半导体器件及无线芯片的工作范围。注意，无线芯片的工作范围是指如通讯距离或温度等的条件的工作范围。此外，半导体器件的工作范围是指半导体器件的工作条件如电源电压、温度等条件的工作范围。具体而言，为了转换PLL的特性，有效的方式是转换环路滤波器的时间常数或转换分频电路的分频数。此外，转换如下结构也是有效的；将环路滤波器的输出输入到VCO(电压控制振荡器，VoltageControlled Oscillator)的结构转换为偏压电路的输出(参照电压)输入到VCO的结构。上述转换PLL特性的方式也可以应用于要控制在多个期间中的自激振荡频率的情况。例如，在对存储器进行写入和不进行写入的期间，因为耗电力不同，所以有电源电压稍微不同的情况。另一方面，在数据发送期间中无线芯片需要将PLL的自激振荡频率保持为一定。在此情况下，通过根据期间转换VCO的负载或变移VCO的输入信号的电位，可以控制自激振荡频率，来可以改善无线芯片的工作范围。如上所述，本发明实现工作范围被改善了的PLL，以及具有工作范围被改善了的PLL的半导体器件。其结果，可以实现通讯范围广且即使在低温或高温等的严酷环境中也正常工作的半导体器件或无线芯片。


图1是示出本发明的半导体器件的结构的框图；图2是本发明的半导体器件具有的PLL的框图；图3是本发明的半导体器件具有的PLL的电路图；图4是本发明的半导体器件具有的PLL的电路图；图5是本发明的半导体器件具有的PLL的框图；图6是本发明的半导体器件具有的PLL的框图；图7是本发明的半导体器件具有的PLL的电路图；图8是本发明的半导体器件具有的PLL的电路图；图9是示出通常的PLL的结构的框图；图10是示出通常的半导体器件的结构的框图；图11是示出解调信号的位宽的图；图12是本发明的半导体器件具有的PLL的框图；图13是示出本发明的半导体器件的结构的框图14是示出本发明的半导体器件的结构的框图；图15A至15E是示出本发明的半导体器件的利用方式的图。本发明的选择图为3。
具体实施例方式下面，参照

本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。实施方式I在图1示出本发明的半导体器件的结构例的框图。在图1中，半导体器件101通过连接到天线100，构成无线芯片。半导体器件101具有电源电路102、解调电路103、调制电路104、PLL105、逻辑电路106。电源电路102对从天线100输入的交流信号进行整流，并生成预定的电源电压Vdd。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，当采用振幅偏移键控法(ASK ；Amplitude Shift Keying)时,解调电路103通过整流及滤波来生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件101的阻抗变化。其结果，无线芯片发送响应信号。逻辑电路106被输入时钟信号CLK和解调信号，并输出调制信号。解调信号被输入到逻辑电路具有的译码电路107，在那里将接收的信号转换(译码)为“O，，/ “I”来生成数据信号，或者识别SOF (startof frame)、EOF (end of frame)来生成各种控制信号。逻辑电路除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的匹配性)、存储器、存储控制电路、输出电路(生成调制信号)等，且按照接收了的指令进行处理。PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出成为逻辑电路的标准的时钟信号CLK。控制信号为由译码电路107或逻辑电路106的其他部分生成的信号，其控制PLL的转换。图2示出本发明的半导体器件所具有的PLL的结构例的框图。在图2中，PLL201具有分频电路(DIV) 206、分频电路(DIV) 205、相位比较电路(PD)202、环路滤波器(LPF) 203、电压控制发送电路(VCO) 204，且被输入输入信号Inl和输入信号In2,并输出输出信号Out。在图1所不的无线芯片中,输入信号In1、输入信号In2,以及输出信号Out分别对应于解调信号、控制信号、时钟信号CLK。相位比较电路202被输入信号clkl和信号clk2，并进行相位比较。双平衡混频器等模拟相位比较电路；以及使用异或门或RS触发器的数字相位比较电路等已知的电路都可以用作相位比较电路202。LPF203为低通滤波器，它使相位比较电路的输出平均化。作为LPF203，可以从延迟滤波器、超前滞后滤波器、有源环路滤波器等中，在使PLL201稳定地工作的范围内适当地选择。VC0204被输入LPF203的输出信号，并根据该输入了的信号决定振荡频率且输出/[目号Out。可以将利用环形振荡器、CR振荡电路、LC振荡电路、晶体振荡器等的结构的已知的电路用作VC0204。分频电路205 (设为N分频电路)被输入输出信号Out，并生成频率为1/N的信号clk2。分频电路206 (设为M分频电路)被输入输入信号In，并生成频率为1/M的信号clkl。如上述那样PLL构成反馈电路，并生成同步于输入信号Inl的输出信号Out。分频电路205具有一个功能是将输出信号Out的频率设定为信号clkl的N倍。这在要使半导体器件的内部时钟快于clkl时是很有效的。也可以不使用分频电路205、206。作为图1所示的无线芯片中的PLL的重要特性，可以举出锁定范围和自激振荡频率的波动。在无线芯片中按照通讯规格决定输入信号Inl的时机，因此锁定范围可以认为是能够生成同步于预定的信号clkl的信号的Vdd的范围。当Vdd脱离锁定范围时，无线芯片不能对接收数据正确地译码，而不工作。锁定范围关系到无线芯片的译码工作，因而可以说锁定范围在无线芯片接收数据的期间中，锁定范围对PLL来说是一个重要特性。自激振荡频率的波动可以认为是当无线芯片不接收数据，且输入信号Inl为一定值时的输出信号Out的频率波动。如自激振荡频率的波动大，则无线芯片的响应信号的频率波动也大，而当自激振荡频率脱离通信规格范围时，有可能不能无线通讯。自激振荡频率关系到无线芯片的响应工作，可以说其在无线芯片发送数据期间是一个重要特性。这种锁定范围和自激振荡频率的波动依赖于PLL的滤波器的时间常数、分频电路的分频数、VCO的特性等。一般而言，无线芯片不同时进行数据接收和数据发送，而分为接收数据的期间和发送数据的期间。图1所示的无线芯片通过根据控制信号在数据接收期间和数据发送期间中转换PLL的结构，可以改善无线芯片的工作范围。例如，在输入信号In2为“0”/ “I”的值的情况下，使无线芯片在接收数据的期间中为“0”，并使无线芯片在发送数据的期间中为“I”。通过使PLL的结构为当输入信号In2的值为“O”时转换为锁定范围广的结构，而当输入信号In2的值为“I”时转换为自激振荡频率的波动小的结构，能够实现适应于每个期间的性能的PLL。其结果，可以实现从通讯范围与温度的观点看工作范围广，也就是，即使在更远更低温或高温等的环境中也正常地工作的无线芯片。注意，虽然示出了将数据接收期间和数据发送期间分开的例子，但是本发明不局限于此。本发明可以适用于将无线芯片工作的期间分成多个期间，在每个期间中所需要的PLL的特性不同的情况。半导体器件所具有的逻辑电路生成用于识别多个期间的控制信号，PLL根据该控制信号转换为适应于每个期间的结构。通过采用这样的结构，本发明的PLL及半导体器件可以实现更广的工作范围。控制信号不一定必须要为一个，也可以为多个。注意，在图1中，虽然天线100为设在半导体器件101的外部的结构，但是也可以采用半导体器件101内置有天线100的方式。此外，通讯方式可以为电波方式、电磁感应方式中的任一种。实施方式2在图3中示出本发明的半导体器件具有的PLL的电路结构的例子。在图3中PLL301具有分频电路306和305、相位比较电路302、环路滤波器(LPF) 303、电压控制振荡电路304,并且被输入输入信号Inl和输入信号In2,而且输出输出信号Out。相位比较电路302具有异或门(X0R)307，输出信号clkl和信号clk2的异或。LPF303具有电阻元件308(电阻值Rl)和310 (电阻值R2)、电容元件309 (电容值Cl)、开关311。当开关311为关时LPF303是电阻值为R1、电容值为Cl、时间常数为Rl XCl的低通滤波器。当开关311为开时LPF303的电阻值为R3= (I/(1/R1+1/R2))、电容值为Cl、时间常数为R3XC1。因为R3 < R1，所以开关311为开的状态时的时间常数小于开关311为关的状态时的时间常数。VC0304包括被输入电位Vl并生成电位V2和V3的参考电路312、由电位V2和v3控制频率的振荡电路313。参考电路312具有两个N型晶体管和两个P型晶体管。振荡电路313为五段结构，每个段具有两个N型晶体管和两个P型晶体管。设定分频电路306的频率为1/2。例如，如图11所示，当以相同位宽表示数据“O”和数据“I”的解调信号作为输入信号Inl输入时，通过使分频电路306的频率为1/2，来可以生成频率为一定的信号，所以这是优选的。将分频电路305设为用作PLL的输出的基准时钟信号为信号clkl 的 64 倍。图3所示的PLL为根据输入信号In2转换低通滤波器的电阻值的结构。由于该转换，滤波器的时间常数变化，而使PLL的特性变化。例如，通过采用在数据接收期间中开关311为开，在数据发送期间中开关311为关的结构，而可以改善无线芯片的工作范围。下面说明该工作。在数据接收期间中，为了正确地进行译码工作，PLL的锁定范围优选为广。当LPF303的时间常数小时PLL的锁定范围广。这是因为当时间常数小时PLL的过渡特性良好，因此对于电源电压的波动PLL敏捷地响应。相反，当时间常数大时，对于电源电压的波动PLL不能敏捷地响应。也就是，由于PLL的频率不容易波动，因此使PLL的频率对应于所希望的频率也变慢，而这会使锁定解除。因而锁定范围变窄。不言而喻，当时间常数过分小时，所有的信号都可以穿过滤波器，这样滤波器就不发挥其作用了。所以时间常数例如，当设定信号clkl的周期为Tl时，优选被设定为1/2XT1 2XT1。在数据发送期间中，为了正确地进行响应工作，PLL的自激振荡频率的波动优选为小。在数据发送期间中，由于不调制接收电波，所以Vdd的波动小，因此自激振荡频率的波动被认为是受到PLL的反馈的速度的影响。在此情况下，为了抑制自激振荡频率的波动，LPF303的时间常数优选为大。这是因为当时间常数大时使LPF303的输出信号更平均化，而接近于一定值。例如，当设定信号clk2的周期为T2时，优选将时间常数设定为2XT2 100XT2。因此，例如当输入信号In2为“0”/ “ I”的值，并且设定其在无线芯片接收数据的期间中为“ I ”，在无线芯片发送数据的期间中为“ O ”时，开关311当输入信号In2为“ I”时为开，当为“O”时为关。其结果，在无线芯片接收数据的期间中，开关311为开且LPF303的时间常数为小，来实现锁定范围广的结构。此外，在无线芯片发送数据的期间中，开关311为关且LPF303的时间常数为大，来实现自激振荡频率的波动小的结构。这样，图3所示的本发明的PLL及内置有该PLL的半导体器件能够实现广的工作范围。通过使用这种PLL，在数据接收期间和数据发送期间等的多个期间中，可以适应每个期间地构成PLL，因此能够实现工作范围广的半导体器件。注意，控制信号不一定必须要为一个，也可以由多个控制信号来控制。实施例1作为本发明的半导体器件具有的PLL的电路结构，在图4中示出与实施方式不同的例子。在图4中，PLL401具有分频电路(DIV) 306和305、相位比较电路(PD) 302、环路滤波器(LPF) 406、电压控制振荡电路(VCO) 304,并且被输入输入信号Inl和输入信号In2,而且输出输出信号Out。相位比较电路302具有异或门(XOR) 307，并且输出信号clkl和信号clk2的异或。LPF406具有电阻元件402 (电阻值Rl)、电容元件403 (电容值Cl)和404 (电容值C2)、开关405。当开关405为关时LPF406是电阻值为R1、电容值为Cl、时间常数为RlXCl的低通滤波器。当开关405为开时LPF303的电阻值为R1、电容值为C1+C2、时间常数为Rl X (C1+C2)。因此，开关405为开的状态时的时间常数大于开关405为关的状态时的时间常数。VC0304具有被输入电位Vl且生成电位V2和V3的参考电路312、以及由电位V2和V3控制频率的振荡电路313。参考电路312具有两个N型晶体管和两个P型晶体管。振荡电路313为五段结构，每个段具有两个N型晶体管和两个P型晶体管。设定分频电路306的频率为1/2。例如，如图11所示，当以相同位宽表示数据“O”和数据“I”的解调信号作为输入信号Inl输入时，通过使分频电路306的频率为1/2，来可以生成频率为一定的信号，所以这是优选的。将分频电路305设为用作PLL的输出的基准时钟信号为信号clkl的64倍。图4所示的PLL为根据输入信号In2转换低通滤波器的电阻值的结构。由于该转换，滤波器的时间常数变化，而使PLL的特性变化。例如，通过采用在数据接收期间中开关405为开，在数据发送期间中开关405为开的结构，可以改善无线芯片的工作范围。下面说明该工作。在数据接收期间中，为了正确地进行译码工作，PLL的锁定范围优选为广。当LPF406的时间常数小时PLL的锁定范围广。这是因为当时间常数小时PLL的过渡特性良好，因而对于电源电压的波动PLL敏捷地响应。相反，当时间常数大时，对于电源电压的波动PLL不能敏捷地响应。也就是，由于PLL的频率不容易波动，因此使PLL的频率对应于所希望的频率也变慢，而这会使锁定解除。而使得锁定范围变窄。不言而喻，当时间常数过分小时，所有的信号都穿过滤波器，因此滤波器就不发挥其作用了。因此，例如，在将信号clkl的周期设定为Tl时，优选将时间常数设定为1/2XT1 2XT1。在数据发送期间中，为了正确地进行响应工作，PLL的自激振荡频率的波动优选为小。在数据发送期间中，由于不调制接收电波，所以Vdd的波动小，因此自激振荡频率的波动被认为是受到PLL的反馈的速度的影响。在此情况下，为了抑制自激振荡频率的波动，LPF406的时间常数优选为大。这是因为当时间常数大时LPF406的输出信号被更平均化，而接近于一定值。例如，在将信号clk2的周期设定为T2时，优选将时间常数设定为2XT2 100XT2。因此，例如当输入信号In2为“0”/ “ I”的值，并设定在无线芯片接收数据的期间中为“1”，在无线芯片发送数据的期间中为“O”时，开关405当输入信号In2为“I”时为关，当输入信号In2为“O”时为开。其结果，在无线芯片接收数据的期间中，开关405为关且LPF406的时间常数为小，来实现锁定范围广的结构。此外，在无线芯片发送数据的期间中，开关405为开且LPF406的时间常数为大，来实现自激振荡频率的波动小的结构。这样，图4所示的本发明的PLL及内置有该PLL的半导体器件能够实现广的工作范围。通过使用这种PLL，在数据接收期间和数据发送期间等的多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。注意，控制信号不一定必须要为一个，也可以由多个控制信号来控制。
注意，在本实施例中所示的半导体器件的结构可以与在本说明书中的其他方式或实施例中所示的半导体器件的结构组合而实施。实施例2在图5中示出本发明的半导体所具有的PLL的电路结构的例子。在图5中PLL501具有分频电路(DIV) 306和505、相位比较电路(PD) 202、环路滤波器(LPF) 203、电压控制振荡电路(VCO) 204，并且被输入输入信号Inl和输入信号In2，而且输出输出信号Out。相位比较电路202被输入信号clkl和信号clk2，而进行相位比较。LPF为低通滤波器，它使相位比较电路的输出平均化。平均化了的作为相位比较结果的LPF203的输出信号输入到VC0204，VC0204根据该信号决定振荡频率，并生成输出信号Out。分频电路306被输入输入信号Inl，并生成频率为1/2的信号clkl。分频点路505具有分频电路502和503、开关504，并且被输入VC0204的输出信号，而且生成频率为1/8或1/64的信号clk2。根据输入信号In2，信号clk2的频率被转换为1/8或1/64。图5所示的PLL501为根据输入信号In2转换分频电路505的结构。具体而言，将信号clk2转换为VC0204的输出信号Out的频率的1/64或1/8。其结果，不改变输入信号Inl和输出信号Out的频率的比率，而使PLL501的特性变化。例如，通过将自激时的VC0204的振荡频率设定为信号clkl的64倍；将在数据接收期间中的信号clk2设定为VC0204的输出信号的1/64 ;将在数据发送期间中信号clk2设定为VC0204的输出信号的1/8，来可以改善无线芯片的工作范围。下面说明该工作。在数据接收期间中，为了正确地进行译码工作，采用信号clkl和信号clk2的频率为一致的结构。换言之，设定分频电路505的频率为1/64。当使分频电路505的频率为1/8时，信号clk2的频率为信号clkl的频率的8倍，因此成为不能锁定或锁定范围变窄的结构。在数据发送期间中不调制接收电波，因此不需要锁定输入信号Inl，为了正确地进行响应工作，自激振荡频率的波动优选为小。为了抑制自激振荡频率的波动，优选快速进行PLL的反馈，换言之，进行相位比较的信号clk2的频率为高。虽然要看要将自激振荡频率的波动抑制到什么程度，但是数据发送期间的信号clk2的频率优选为数据接收期间的信号clk2的频率的2至128倍。图5所示的PLL通过使分频电路505的频率为1/8，来可以减低自激振荡频率的波动。其结果，尤其在无线芯片发送数据的期间中，可以实现自激振荡频率的波动小的结构。这样，图5所示的本发明的PLL以及内置有该PLL的半导体器件可以实现广的工作范围。通过使用这种PLL，在数据接收期间和数据发送期间等的多个期间中，可以适应于每个期间地构成PLL，而可以实现工作范围广的半导体器件。注意，本发明不局限于图5的结构。只要是不改变输入信号Inl和输出信号Out的频率的比率，且可以改变VCO的振荡频率的PLL，就可以采用任何结构。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。实施例3
图12示出本发明的半导体器件具有的PLL的电路结构的例子。在图12中PLL1200具有分频电路(DIV) 1204、505、相位比较电路(PD) 202、环路滤波器(LPF) 203、电压控制振荡电路(VCO) 204，并且被输入输入信号Inl和输入信号In2，而且输出输出信号Out。相位比较电路202被输入信号clkl和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VC0204被输入平均化了的作为相位比较结果的LPF203的输出信号，并根据该信号决定振荡频率。分频电路1204具有分频电路1201、1202以及开关1203，并且被输入输入信号Inl，而且生成频率为1/2或1/16的信号clkl。根据输入信号In2信号将信号clkl的频率转换为1/2或1/16。分频电路505具有分频电路502、503以及开关504，并且被输入VC0204的输出信号，而且生成频率为1/8或1/64的信号clk2。根据输入信号In2将信号clk2的频率转换为1/8或1/64。图12所示的PLL1200为根据输入信号In2转换分频电路的结构。具体而言，通过将信号clkl为输入信号Inl的频率的1/16，且信号clk2为VC0204的输出信号的频率的1/64的状态转换为信号clkl为输入信号Inl的频率的1/2，且信号clk2为VC0204的输出信号的频率的1/8的状态，来在不改变输入信号Inl和输出信号Out的频率的比率的情况下，使PLL1200的特性变化。例如，通过使自激时的VCO的振荡频率为输入信号Inl的4倍，在数据接收期间中信号clkl为输入信号Inl的1/16,信号clk2为VC0204的输出信号的1/64,在数据发送期间中信号clkl为输入信号Inl的1/2，信号clk2为VC0204的输出信号的1/8，来可以改善无线芯片的工作范围。下面说明该工作。在数据接收期间中，为了正确地进行译码工作，PLL的锁定范围优选为广。信号clk2的频率越低PLL的锁定范围越广。这与在信号clk2的频率和环路滤波器的时间常数的关系中，时间常数越小锁定范围越广是同样的。当信号clk2的频率为高时由于被低通滤波器减弱，因而反馈变弱，而使PLL的过渡特性恶化。因为PLL的自激振荡频率当电源电压波动时也波动，所以必须使该自激振荡频率对应于信号clkl的频率。然而，当信号clk2的频率高时PLL的频率不容易波动，因此使PLL的频率对应于所希望的频率也变慢，而这会使锁定解除。而使得锁定范围变窄。不言而喻，由于PLL的反馈会变慢所以即使信号clk2的频率再低也是有限度的。信号clk2的频率例如在将时间常数设定为τ时，优选为I/
(2X τ I) 2bl。在数据发送期间中，为了正确地进行响应工作，自激振荡频率的波动优选为小。而为了抑制自激振荡频率的波动，优选快速进行PLL的反馈，换言之，优选将进行相位比较的信号clk2的频率设定为快。虽然要看要将自激振荡频率的波动抑制到什么程度，但是数据发送期间的信号clk2的频率优选为数据接收期间的信号clk2的频率的2至128倍。图12所示的PLL1200通过使分频电路505的频率为1/16，分频电路1204的频率为1/2来可以减低自激振荡频率的波动。其结果，尤其在无线芯片发送数据的期间中，可以实现自激振荡频率的波动小的结构。这样，图12所示的本发明的PLL1200以及内置有该PLL的半导体器件可以实现广的工作范围。
通过使用这种PLL1200，在数据接收期间和数据发送期间等的多个期间中，可以适应于每个期间地构成PLL，从而可以实现工作范围广的半导体器件。注意，控制信号不一定必须要为一个，也可以由多个控制信号来控制。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。实施例4图6示出本发明的半导体器件具有的PLL的电路结构的例子。在图6中，PLL601具有分频电路(DIV) 206、205、相位比较电路(PD) 202、环路滤波器(LPF) 203、电压控制振荡电路(VCO) 204、偏压电路(BIAS) 607、开关(SW) 602，并且被输入输入信号Inl和输入信号In2,而且输出输出信号Out。相位比较电路202被输入信号clkl和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VC0204被输入由开关602选择的LPF203的输出信号或偏压电路607的输出信号的任一方，并根据该信号决定振荡频率。分频电路205 (设为N分频电路)被输入输出信号Out，而且生成频率为1/N的信号clk2。分频电路206 (设为M分频电路)被输入输入信号Inl，而且生成频率为1/M的信号clkl。图6所示的PLL601为根据输入信号In2转换VC0204的输入信号的结构。当VC0204输入有LPF203的输出信号时，其生成同步于输入信号Inl的信号作为输出信号Out，然而当VC0204输入有偏压电路607的输出信号时，VC0204不成为反馈电路，而成为单纯的振荡电路。例如，使PLL601为在数据接收期间中，LPF203的输出信号输入到VC0204，而在数据发送期间中，偏压电路607的输出信号输入到VC0204的结构，来可以改善无线芯片的工作范围。下面说明该工作。在数据接收期间中，为了正确地进行译码工作，LPF203的输出信号被输入到VC0204。在偏压电路607的输出信号被输入到VC0204的结构中，由于没有反馈功能，因而不能进行译码工作。在数据发送期间中由于不调制接收电波，因此不必要锁定输入信号Inl，为了正确地进行响应工作，自激振荡频率的波动优选为小。自激振荡频率的波动虽然依赖于电源电压的波动或PLL601的反馈速度，然而在数据发送期间中由于不调制接收电波，所以电源电压Vdd的波动小，因此可以认为重要的是PLL601的快速反馈。在图6所示的结构中，通过将偏压电路607的输出信号输入到VC0204，而使PLL601不具备反馈功能，可以减低振荡频率的波动。不言而喻，偏压电路607的输出信号具有能够获得所希望的频率的输出信号Out的电位。通过采用这种结构，在无线芯片发送数据的期间中，可以减低自激振荡频率的波动。其结果，如上所述，图6所示的本发明的PLL601以及内置有该PLL的半导体器件能够实现广的工作范围。通过使用这种PLL，在多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。
实施例5以下将对关于无线芯片的工作范围的改善，以及PLL的特性的例子进行说明，这里的PLL的特性不同于锁定范围以及自激振荡频率的波动。无线芯片在数据发送期间中，有必要将PLL的自激振荡频率保持为一定，在数据发送期间内的期间A中和期间B中半导体器件的耗电力不同，因此有在期间A中和在期间B中电源电压略微不同的情况。作为耗电力大的工作，例如可以举出对存储器的写入工作。换言之，可以将对存储器的写入工作期间当作期间A，将对存储器不进行写入的期间当作期间B等。在控制电路中可以生成如此进行期间的转换的控制信号。在这种情况中，有效的是以期间A和在期间B转换VCO的负载或变移VCO的输入信号的电位。其结果，可以控制自激振荡频率，而可以改善无线芯片的工作范围。图7示出本发明的半导体器件具有的PLL的电路结构的例子。在图7中，PLL700具有分频电路(DIV) 206、205、相位比较电路(PD) 202、环路滤波器(LPF) 203、电压控制振荡电路(VCO) 701，并且被输入输入信号Inl和输入信号In2，而且输出输出信号Out。相位比较电路202被输入信号clkl和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VC0701具有被输入电位Vl以及输入信号In2并生成电位V2和V3的参考电路702、以及根据电位V2和V3控制频率的振荡电路703。参考电路702具有两个N型晶体管706、709和三个P型晶体管704、705、708。振荡电路703为五段结构，每个段具有两个N型晶体管和两个P型晶体管。分频电路205 (设为N分频电路)被输入输出信号Out，并生成频率为1/N的信号clk2。分频电路206(设为M分频电路)被输入输入信号Inl，并生成频率为1/M的信号clkl。图7所示的PLL700的自激振荡频率根据输入信号In2而变化，其特征在于开关707为开时的自激振荡频率低于开关707为关时的自激振荡频率。下面说明该工作。参考电路702根据P型晶体管704和N型晶体管706的串联连接，来决定相对于电位Vl的电位V2，并根据P型晶体管708和N型晶体管709的串联连接来决定相对于电位V2的电位V3。参考电路702在开关707为开时P型晶体管704和P型晶体管705并联连接，因此有增加P型晶体管704的沟道幅度的效果。在参考电路702中，P型晶体管704的沟道幅度越大电位V2越高，而电位V3越低。因而，当开关707为开时，电位V2为高，而电位V3为低。此外，振荡电路703的结构为电位V3越高且电位V2越低，振荡频率越低的结构，因此当开关707为开时的自激振荡频率低于开关707为关时的自激振荡频率。通过使用图7所示的结构的PLL700，本发明的半导体器件可以改善工作范围。例如，在无线芯片工作的期间中，将期间I的电源电压设为Vddl，将期间2的电源电压设为Vdd2 (Vdd2 > Vddl)，并假设在双方的期间中当VC0701的自激振荡频率为一定时，工作范围为最大。该情况相当于在上述的数据发送期间中电源电压发生变化的例子。当在期间I中和在期间2中没有PLL700的转换时，在电源电压高的期间2中自激振汤频率为大。从而，在图7所不的PLL700中，通过使在期间2中的自激振汤频率比在期间I中的低，可以使期间I和期间2的频率一致，因而可以改善无线芯片的工作范围。通过采用这种结构，在无线芯片发送数据的期间中，可以减低自激振荡频率的波动。其结果，如上所述，图7所示的本发明的PLL以及内置有该PLL的半导体器件能够实现广的工作范围。通过使用这种PLL，在多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。 注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。实施例6在本实施例中，基于与实施例5所示的例子同样的目的，对不同的电路结构进行说明。图8示出本发明的半导体器件具有的PLL的电路结构的例子。在图8中，PLL801具有分频电路(DIV) 206、205、相位比较电路(PD) 202、环路滤波器(LPF) 203、电压控制振荡电路(VCO) 806，并且被输入输入信号Inl和输入信号In2，而且输出输出信号Out。相位比较电路202被输入信号clkl和信号clk2，而进行相位比较。LPF203为低通滤波器，它使相位比较电路的输出平均化。VC0806具有被输入电位Vl以及输入信号In2并生成电位V2和V3的参考电路802、以及根据电位V2和V3控制频率的振荡电路803。参考电路802具有两个N型晶体管和三个P型晶体管。振荡电路803为五段结构，每个段具有两个N型晶体管和两个P型晶体管。此外，振荡电路803具有开关805和电容元件(C)804。分频电路205 (设为N分频电路)被输入输出信号Out，并生成频率为1/N的信号clk2。分频电路206 (设为M分频电路)被输入输入信号Inl，并生成频率为1/M的信号 clklο图8所示的PLL801的自激振荡频率根据输入信号In2而变化，并且当开关805为开时的自激振荡频率低于开关805为关时的自激振荡频率。这是因为当开关805为开时电容元件804作为振荡电路803的负载被追加的缘故。通过使用图8所示的结构的PLL801，本发明的半导体器件可以改善工作范围。例如，在无线芯片工作的期间中，将期间I的电源电压设为Vddl，将期间2的电源电压设为Vdd2 (Vdd2 > Vddl)，并假设在双方的期间中当VC0806的自激振荡频率为一定时工作范围为最大。该情况相当于在上述的数据发送期间中电源电压发生变化的例子。当在期间I中和在期间2中没有PLL801的转换时，在电源电压高的期间2中自激振汤频率为大。从而，在图8所不的PLL801中，通过使在期间2中的自激振汤频率比在期间I中的低，可以使期间I和期间2的频率一致，因而可以改善无线芯片的工作范围。通过采用这种结构，在无线芯片发送数据的期间中，可以减低自激振荡频率的波动。其结果，如上所述，图8所示的本发明的PLL以及内置有该PLL的半导体器件能够实现广的工作范围。通过使用这种PLL，在多个期间中，可以适应于每个期间地构成PLL，而能够实现工作范围广的半导体器件。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。实施例7
在本实施例中，对在本发明的半导体器件中设置电池的例子，参照附图进行说明。对本实施例所示的半导体器件的一个例子参照图13进行说明。图13所示的半导体器件1501具有天线100、1502、电源供给部1508、信号处理部1507。电源供给部1508具有电源电路1503、充电控制电路1504、电池1505、放电控制电路1506。此外，信号处理部1507具有解调电路103、调制电路104、PLL105、逻辑电路106。对信号处理部的工作进行说明。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，在采用振幅偏移键控法(ASK)的情况下，解调电路103通过整流及滤波生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件1501的阻抗变化。其结果，无线芯片发送响应信号。逻辑电路106被输入时钟信号和解调信号，并输出调制信号。逻辑电路106所具有的译码电路107被输入解调信号，并将接收信号转换(译码)为“O，，/ “I”来生成数据信号，或识别S0F、E0F来生成各种控制信号。逻辑电路106除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的匹配性)、存储器、存储控制电路、输出电路(生成调制信号)等，并按照接收了的数据进行处理。PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出成为逻辑电路106的标准的时钟信号CLK。控制信号为由译码电路107或逻辑电路106的其他部分生成的信号，其控制PLL105的转换。注意，与在上述实施方式I中的图1的结构的主要差异点是半导体器件1501中设有电源供给部1508。此外，图13中的信号处理部1507的电源由电池1505通过放电控制电路1506而供给。其次，对电源供给部1508的工作进行说明。电源电路1503将从天线1502输入的交流信号整流，并输出平滑化了的电位VI。充电控制电路1504被输入平滑化了的电位，而开始对电池充电。充电控制电路1504可以采用具有电压检测电路，当电位Vl成为某一值以上时开始充电的结构。此外，为了防止对电池过充电,也可以采用输入电池的电位V2，当电位V2成为某一值以上时停止充电的结构。放电控制电路1506被输入电池的电位V2，并输出电源电压Vdd。放电控制电路1506可以采用具有电压检测电路，当电位V2成为某一值以上时开始放电的结构。或者放电控制电路1506具有电压检测电路，当电位V2成为某一值以下时停止放电的结构。天线100设为适合于无线芯片的通讯规格的结构。在通讯信号设为13.56MHz的情况下，天线100使用13.56MHz频带用的天线(典型的是线圈天线)。此时，天线1502也使用13.56MHz频带用的天线，也可以将用于对电池1505充电的来自读出/写入器的电磁波的频带通用。在此情况下，通过将用于充电的信号和用于通讯的信号设为同一个频带，可以共用天线1502。通过使天线1502共有化，可以实现半导体器件的小型化。此外，天线1502可以采用接收外部随机发生的电磁波的结构。在此情况下，天线1502接收外部随机发生的微弱的电磁波,来一点一点地进行对电池1505的充电。通过上述，本发明可以设有能够以无线的方式充电的电池。其结果，通过使用电池电源，能够实现如扩大通讯范围等的工作范围广的无线芯片。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。实施例8对本实施例所示的半导体器件的一个例子参照图14进行说明。图14所示的半导体器件1601具有天线100、1602、电源供给部1608、信号处理部1609。电源供给部1610具有电源电路1603、解调电路1604、调制电路1605、充电电路1606、放电电路1611、充放电控制电路1607、电池1608。此外，信号处理部1609具有电源电路102、解调电路103、调制电路104、PLL105、逻辑电路106。对信号处理部1609的工作进行说明。电源电路102将来从天线100输入的交流信号整流，并生成预定的电压。解调电路103从来自天线100的交流信号中抽出信息并输出解调信号。例如，在采用振幅偏移键控法(ASK)的情况下，解调电路103通过整流及滤波生成解调信号。调制电路104被输入调制信号，并通过负载调制等使半导体器件1601的阻抗变化。其结果，无线芯片发送响应信号。逻辑电路106被输入时钟信号和解调信号，并输出调制信号。逻辑电路106所具有的译码电路107被输入解调信号，而将接收信号转换(译码)为“O，，/ “I”来生成数据信号，或识别SOF、EOF来生成各种控制信号。逻辑电路除了具有译码电路之外还具有指令分析部、检查电路(检查接收数据的整合性)、存储器、存储控制电路、输出电路(生成调制信号)等，并按照接收了的数据进行处理。PLL105被输入作为解调电路103的输出的解调信号和控制信号，并且输出成为逻辑电路的标准的时钟信号CLK。控制信号为由译码电路107或逻辑电路的其他部分生成的信号，其控制PLL105的转换。注意，与在上述实施方式I中的图1的结构的主要差异点是半导体器件1601中设有电源供给部1610。此外，在图14中的信号处理部1609的电源从电源供给部1610供给。电源供给部1610主要从电池供给电源。当电源电路1603作为电源生成充足的电压时，按照电源供给部1610的控制，一部分或所有的电源从电源电路102供给。其次，对电源供给部1610的工作进行说明。电源电路1603将从天线1602输入的交流信号整流，并输出平滑化了的电位。充电电路1606被输入平滑化了的电位，并按照充放电控制电路1607的控制，进行电池1608的充电。放电电路1611被输入电池1608的电位，并按照充放电控制电路1607的控制，将电源电压Vdd供给给信号处理部1609。充放电控制电路1607被输入作为解调电路1604的输出的解调信号、电源电路1603的输出电位V1、电源电路102的输出电位V3、电池1608的输出电位V2，并将控制信号输出到充电电路1606、放电电路1611，输出调制信号到调制电路1605。充放电控制电路1607根据解调信号、以及从电源电路1603、102、电池1608输出的电位，控制充放电的时机。此外，充放电控制电路1607将电池1608的充放电的信息以调制信号输出。例如，充放电控制电路1607通过输入解调信号，可以进行根据读出/写入器发送的信号的充放电，或可以设定进行充放电的工作的条件。此外，通过输入电位V1、V2、V3可以进行如下工作；当电池1608的充电不够充分，并且电源电路1603为可以充电的状态时进行充电的工作；当电源电路102的电位V2足够作为信号处理部1609的电源时，停止从电池1608的电源供给而从电源电路102供给电源。注意，解调电路1604从来自天线1602的交流信号中抽出信息并输出解调信号。此夕卜，解调电路1605被输入调制信号，并通过负载解调等使半导体器件1601的阻抗变化。其结果，无线芯片发送信号。天线100设为适合于无线芯片的通讯规格的结构。在通讯信号设为13.56MHz的情况下，天线100使用13.56MHz频带用的天线(典型的为线圈天线)。此时，天线1602也使用13.56MHz频带用的天线，也可以通用用于对电池1608充电的来自读出/写入器的电磁波的频带。在此情况下，通过将用于充电的信号和用于通讯的信号设为同一个频带，可以共同使用天线1602。通过使天线1602共有化，可以实现半导体器件1601的小型化。此外，天线1602可以采用接收外部随机产生的电磁波的结构。在此情况下，天线1602接收外部随机产生的微弱的电磁波,来一点一点地进行对电池1608的充电。如此，本发明可以设有能够以无线的方式充电的电池。其结果，通过使用电池电源，能够实现如扩大通讯范围等的工作范围广的无线芯片。注意，本实施例所示的半导体器件的结构可以与本说明书中的其他实施方式或实施例所示的半导体器件的结构组合而实施。实施例9在本实施方式中，说明本发明的半导体器件的利用方式之一的无线芯片的用途。无线芯片例如可以安装到纸币、硬币、有价证券类、无记名债券类、证书类(驾照或居住证等)、包装用容器类(包装纸或瓶子等)、记录媒体(DVD软件或录像带等)、交通工具类(自行车等)、个人物品(书包或眼镜等)、食品类、植物类、动物类、人体、衣类、生活用品类、电子设备等的商品、货运标签等的物品中，其可以用作所谓的ID签条、ID标签、或ID卡。电子设备指的是液晶显示装置、EL显示装置、电视装置(也简称为TV、TV接收机或电视接收机)、以及便携电话等。下面，参照图15A至15E说明本发明的应用例子及附带有它们的商品的一个例子。图15A是根据本发明的无线芯片的最终成品的状态的一个例子。签条衬纸3001 (剥离纸)上形成有多个内置有无线芯片3002的ID签条3003。ID签条3003收纳在容器3004内。ID签条3003上记有与商品或服务有关的信息(商品名、牌子、商标、商标权人、销售人、制造人等)。另外，所内置的无线芯片上附有该商品(或商品的种类)固有的ID号码，以可以容易发现违法行为如伪造、侵犯知识产权如商标权、专利权等、不正当竞争等的行为。无线芯片内可以输入有在商品的容器或签条上记不完的庞大信息，例如，商品的产地、销售地、品质、原材料、功能、用途、数量、形状、价格、生产方法、使用方法、生产日期、使用日期、食品保质期限、使用说明、关于商品的知识财产信息等，客商和消费者可以使用简单的读取器而访问这些信息。此外，无线芯片具有如下机理:生产者可以容易进行改写和消除等，而客商和消费者不可以进行改写和消除等。此外，也可以在无线芯片中设置显示部以显示这些信息。图15B表示内置有无线芯片3012的签条状的无线芯片3011。通过在商品上附加无线芯片3011，可以容易管理商品。例如，在商品被偷盗的情况下，可以通过跟踪商品的去处而迅速找出犯人。如上所述那样，通过附加无线芯片，可以实现所谓的跟踪能力(traceability)高的商品的流通。图15C是内置有无线芯片3022的ID卡3021的最终成品的状态的一个例子。作为所述ID卡3021，包括所有的卡片类，例如，现金卡、信用卡、预付卡、电子车票、电子金钱、电话卡、会员卡等。此外，也可以在ID卡3021的表面上设置显示部以显示各种信息。图MD表示无记名债券3031的最终成品的状态的一个例子。无线芯片3032被埋在无记名债券3031中，其周围由树脂形成，以保护无线芯片。这里，使用填料填充到所述树脂中。可以与根据本发明的无线芯片同样的方法形成无记名债券3031。此外，作为所述无记名债券类，包括邮票、票、券、入场券、商品票、购书券、文具券、啤酒券、米券、各种礼券、各种服务券等，但是，当然不局限于此。另外，通过将本发明的无线芯片3032设在纸币、硬币、有价证券类、无记名债券类、证书类等中，可以提供认证功能。通过利用该认证功能，可以防止伪造。图15E表示贴合有内置了无线芯片3042的ID签条3041的书籍3043。本发明的无线芯片3042被贴合在表面上，或者被埋在内部而固定于物品。如图15E所示，如果是书，就被埋在纸中，而如果是由有机树脂构成的包装，就被埋在该有机树脂中，来固定于各物品。因为本发明的无线芯片3042实现了小型、薄型、轻量，所以固定于物品之后也不损坏其物品本身的设计性。虽然这里未图示，但是通过将本发明的无线芯片提供于包装用容器类、记录媒体、个人物品、食品类、衣类、生活用品类、电子设备等，可以实现产品检查系统等的系统效率化。另外，通过将无线芯片提供于交通工具类，可以防止伪造和偷盗。另外，通过将无线芯片嵌入到诸如动物等的活体中，可以容易地识别各个活体，例如通过将无线标签嵌入到诸如家畜等的活体中，可以容易识别出生年、性别、或种类等。如此，本发明的无线芯片可以利用于各种各样的商品。尤其是本发明的无线芯片具有广的通讯范围且即使在低温或高温的严酷环境中也正常工作，因此可靠性和易用性闻，而有效。本说明书根据2006年11月30日在日本专利局受理的日本专利申请编号2006-323119而制作，所述申请内容包括在本说明书中。
权利要求
1.一种半导体器件，包括: 译码电路，配置成输出第一控制信号； 锁相环路，包括环路滤波器、分频电路和电压控制振荡器； 电源电路，配置成对从天线供给的交流信号进行整流； 充电控制电路，配置成按照从所述电源电路供给的第一电位来控制对电池的充电；以及 放电控制电路，配置成按照从所述电池供给的第二电位来控制对所述电池的放电。
2.—种半导体器件，包括: 译码电路，配置成输出第一控制信号； 锁相环路，包括环路滤波器、分频电路和电压控制振荡器； 电源电路，配置成对从天线供给的交流信号进行整流； 解调电路，配置成对从天线供给的交流信号进行解调； 充电电路，配置成控制对电池的充电； 放电电路，配置成控制对所述电池的放电； 充放电控制电路，配置成按照从所述充电电路供给的第一电位、来自所述电池的第二电位和从所述解调电路供给的解调信号，将第二控制信号供给至所述充电电路和所述放电电路的各个；以及 调制电路，电连接至所述充放电控制电路。
3.根据权利要求1所述的半导体器件， 其中，所述充电控制电路配置成按照从所述电池供给的所述第二电位来停止对所述电池的充电。
4.根据权利要求1或2所述的半导体器件， 其中，按照所述第一控制信号来转换所述环路滤波器的时间常数。
5.根据权利要求1或2所述的半导体器件， 其中，按照所述第一控制信号来转换所述分频电路的分频数。
6.根据权利要求1或2所述的半导体器件， 其中，按照所述第一控制信号来转换所述电压控制振荡器的自激振荡频率。
全文摘要
本发明的目的在于提供工作范围广的PLL。而且，本发明的目的还在于通过内置有这种PLL，来提供从通讯距离和温度的方面来看工作范围广的半导体器件或无线芯片。本发明是一种半导体器件或一种无线芯片，其包括第一分频电路；第二分频电路；接收第一分频电路的输出及第二分频电路的输出的相位比较电路；接收相位比较电路的输出并且按照被输入的信号转换时间常数的环路滤波器；以及接收环路滤波器的输出并且向第二分频电路提供输出的电压控制振荡电路。
文档编号H03L7/099GK103152037SQ201310054578
公开日2013年6月12日 申请日期2007年11月30日 优先权日2006年11月30日
发明者加藤清, 松崎隆德 申请人:株式会社半导体能源研究所