具有用于模拟积分的数字补偿的锁相环路的制作方法
【专利说明】具有用于模拟积分的数字补偿的锁相环路
[0001]本申请为申请号为201080055238.4、申请日为2010年12月7日、发明名称为“具有用于模拟积分的数字补偿的锁相环路”的发明专利申请的分案申请。
技术领域
[0002]本发明一般来说涉及锁相环路，且更具体来说涉及具有用于模拟积分的数字补偿的锁相环路。
【背景技术】
[0003]锁相环路(PLL)相对于参考信号产生信号。锁相环路电路基于参考信号与PLL输出信号的相位和/或频率的差而调整所述输出信号的频率。输出信号的频率基于所述差而增大或减小。因此，锁相环路为使用负反馈的控制系统。锁相环路用于例如收音机、电信电路，和计算机等电子装置以及其它装置中。
[0004]PLL常使用谐振调谐式压控振荡器(VCO)来产生PLL输出信号。谐振调谐式VCO常包含电容性装置和谐振电感一电容(LC)电路。电容性装置通常包含具有电容的至少一个可变电抗器，所述至少一个可变电抗器响应调谐电压以改变PLL输出信号的频率。
[0005]一些常规PLL包含一个或一个以上数字组件。此些PLL在一些方面具有优于模拟环路的优点。令人遗憾的是，这些PLL也具有一些缺点。因此，需要具有模拟和数字环路两者的优点的PLL。
【发明内容】
[0006]一种锁相环路(PLL)装置包含数字微分器，所述数字微分器经配置以对数字环路信号进行微分以至少部分地补偿由模拟积分器对模拟电流信号的积分。数字到模拟转换器(DAC)包含电流源输出级，所述电流源输出级基于数字输入信号产生模拟电流信号。所述模拟积分器对所述模拟电流信号进行积分以产生用于控制压控振荡器(VCO)的电压控制信号。
【附图说明】
[0007]图1为根据本发明的示范性实施例的锁相环路装置的前向部分的框图。
[0008]图2为PLL装置的前向部分的框图，其中将数字微分器实施为数字处理电路的部分且将模拟积分器实施为模拟电路的部分。
[0009]图3为根据示范性实施例的包含数字相位检测器的PLL装置的框图。
[0010]图4为将数字微分器实施为数字滤波器的部分的PLL装置的框图。
[0011]图5为根据示范性实施例的包含在参考路径中具有低频率端口的两点调制的PLL装置的框图。
[0012]图6为图5的PLL装置的示范性实施的框图。
[0013]图7为根据示范性实施例的包含相位到数字转换器(H)C)的PLL装置的框图。
[0014]图8为将数字微分器实施为数字滤波器的部分的包含相位到数字转换器(roc)的PLL装置的框图。
[0015]图9为根据示范性实施例的包含在反馈路径中具有较低频率端口的两点调制的PLL装置的框图。
[0016]图10为根据示范性实施例的包含在反馈路径中具有积分三角调制较低频率端口的两点调制的PLL装置的框图。
[0017]图11为具有电流源输出级的电流导引DAC的不意性表不。
[0018]图12为根据另一配置的具有电流源输出级的电流导引DAC的示意性表示。
[0019]图13A为具有电流源输出级的示范性电流脉冲DAC的示意性表示。
[0020]图13B为具有三角积分调制器和电流源输出级的示范性电流DAC的示意性表示。
[0021]图14为管理具有数字微分以补偿模拟积分的锁相环路的方法的流程图。
[0022]图15为管理在参考路径和环路控制路径中包含两点调制的PLL的方法的流程图。
[0023]图16为管理在反馈路径和环路控制路径中包含两点调制的PLL的方法的流程图。
[0024]图17为管理包含数字滤波器的PLL装置中的具有数字微分以补偿模拟积分的锁相环路的方法的流程图。
[0025]图18为将参考路径和DCO控制路径中的两点调制应用于包含用于补偿模拟积分的数字微分的PLL的方法的流程图。
[0026]图19为将反馈路径和DCO控制路径中的两点调制应用于包含补偿模拟积分的数字微分的PLL的方法的流程图。
【具体实施方式】
[0027]词语“示范性”在本文中用以表示“充当实例、例子或例证”。本文中描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。
[0028]图1为根据本发明的示范性实施例的锁相环路装置的前向部分100的框图。数字输入信号102由电流输出数字到模拟转换器(电流输出DAC) 104处理以产生模拟电流信号106。由电流输出DAC的电流源输出级108提供的模拟电流信号106在作为控制电压信号112被施加到模拟压控振荡器(VCO) 114之前由模拟积分器110进行积分。数字微分器116处理数字环路信号118以形成数字输入信号102且至少部分地补偿由模拟积分器110执行的积分。如以下所描述，数字环路信号118是基于PLL内的反馈信号与参考信号之间的差。数字环路信号的内容取决于PLL的特定实施。举例来说，在PLL包含调制功能性的情况下，数字环路信号可包含数据。另外，数字滤波器可连接于相位检测器与数字微分器之间以使得数字环路信号可为基于反馈信号与参考信号之间的差的经滤波信号。如以下参看图2所论述，数字微分器可实施为其它数字处理电路的部分，其中数字环路信号可被解译为由数字处理电路处理的信号或信号的组合。
[0029]电流输出DAC 104为接收数字输入信号且产生模拟电流信号的任何装置，其中模拟电流信号是由电流源输出级108提供。电流源输出级108是使用例如晶体管等有源装置实施。以下参看图11、图12、图13A和图13B论述合适电流输出DAC的实例。
[0030]模拟积分器110为执行对模拟电流信号106的积分功能的任何装置或布置。合适模拟积分器110的实例为电容器。数字微分器116为对数字环路信号118进行微分的任何装置或处理器。因此，所述数字微分器可为执行差分方程函数的任何装置或电路，其中输出是基于先前输入。合适数字微分器的实例包含执行例如y[t] =x[t]-x[t-l]等差分方程的装置，其中I为输出，X为输入，且t为取样时间，且t-Ι为前一个取样时间。此函数也可在Z域中表达为l-z~-l。
[0031]在操作期间，电流输出DAC 104将数字输入信号102转换为模拟电流信号106。模拟积分器I1对模拟电流信号106进行积分以产生控制电压信号112。举例来说，在模拟积分器110为接地的并联电容器的情况下，根据模拟电流信号112的积分而产生跨电容器两端的电压。VCO输出信号(模拟输出信号)具有基于控制电压信号112的频率。VCO输出信号被反馈且与参考信号比较以产生信号，其中数字环路信号118是至少部分地基于所产生信号。数字微分器116处理数字环路信号118以至少部分地补偿模拟积分器110的积分。
[0032]许多常规锁相环路(PLL)在PLL的前向部分中不包含DAC，且所有环路滤波不是在模拟域中执行就是在数字域中执行。在PLL的前向部分中包含DAC的一些常规PLL在DAC之后具有低通滤波器而非积分器。关于在DAC之后跟着低通滤波器的PLL的论述可见于第5，999，060号、第6，094，101号和第6，188，288号美国专利，以及第2009/0010372号、第2007/0195917号和第2007/0036238号美国公开案中。DAC输出在无积分器或低通滤波器的情况下直接连接到VCO的实例论述于第5，648，964号美国专利中。在PLL的前向部分中包含DAC且在DAC之后具有积分器的其它PLL使用具有电压模式输出的DAC。此些实例论述于第6，094，101号美国专利和第2009/0108891号美国专利公开案中。因此，当将两点调制应用于PLL时，常规PLL技术需要用于环路的前向路径和高通调制输入的单独DAC。
[0033]图2为PLL装置的前向部分200的框图，其中将数字微分器116实施为数字处理电路202的部分，且将模拟积分器110实施为模拟电路204的部分。PLL内的数字处理电路202可包含各种数字处理功能中的任一者，例如数字滤波、PLL带宽控制、适用于确保PLL控制系统稳定性的频率响应的建立，和突波和噪声消除。数字处理电路202可接受针对诸图中所展示的彼等功能的额外输入。举例来说，突波和噪声消除功能可能需要额外输入。因此，数字处理电路202的至少一部分包含数字滤波器。在示范性实施例中，数字滤波器执行与常规模拟PLL中的模拟环路滤波器相关联的所有功能，例如带宽控制、稳定性控制、步进输入阻尼响应和锁定时间控制，同时也另外致能针对传统模拟滤波器中不可用的噪声和突波消除的可编程性和灵活性。
[0034]数字处理电路202也包含执行微分功能的至少一部分。因此，数字微分器116以数字方式处理数字信号以产生数字环路信号的导数。尽管其它处理通过数字处理电路执行，但数字微分器116至少部分地补偿由模拟积分器110执行的模拟积分。
[0035]对于图2的实例来说，模拟积分器110为模拟电路204的部分。模拟电路204可为电容器，或可为在电容器后再跟着叠接RC部分，其中与所述RC部分相关联的频率响应在数字滤波器操作的低频下为平坦的且在远高于数字滤波器的频率下提供衰减。来自叠接RC部分的额外滤波也可由有源滤波器电路提供，只要所述频率响应满足是低通的以上条件(其中低通拐点显著超过数字环路滤波器中的主要极点的频率)即可。模拟电路204的作用包含积分功能。因此，在一些实施中，模拟积分器可为模拟滤波器的部分。
[0036]在一些情况下，模拟积分器为独立电路或元件，且数字微分器为数字处理电路的部分。在其它情况下，数字微分器为独立装置，且模拟积分器被实施为执行其它功能的模拟电路的部分。
[0037]图3为根据示范性实施例的包含数字相位检测器302的PLL装置300的框图。VCO产生经由PLL的反馈306部分反馈的模拟输出信号304。取决于特定实施，反馈306可包含前置分频器(prescaler)、分频器，和/或其它处理。所得反馈信号308在数字相位检测器302处被接收，在数字相位