一种分组伪随机旋转温度计译码电路的制作方法
【专利摘要】本发明提供了一种分组伪随机旋转温度计译码电路，包括：用于传输数据的D触发器模块；用于对所述D触发器模块输出的数据进行二进制权重分配，生成具有二进制权重的温度计码的连线模块，所述连线模块与所述D触发器模块连接；用于对所述连线模块输出的温度计码进行随机化旋转处理的随机性发生器，所述随机性发生器与所述连线模块连接。该分组伪随机旋转温度计译码电路可以提高数模转换器的转换速度和精度，同时，该电路设计结构简单，因此可以减小译码电路的面积。
【专利说明】一种分组伪随机旋转温度计译码电路
【技术领域】
[0001] 本发明涉及数模混合集成电路设计领域，尤其涉及一种可用于数模转换器的分组 伪随机旋转温度计译码电路。
【背景技术】
[0002] 随着通讯技术的不断发展和进步，通讯系统处理信号的能力也不断的提高。信号 处理最重要的功能之一就是实现模拟信号和数字信号之间的转换。模数转换器作为通讯设 备的关键模块之一，对其速度和精度的要求也不断提高。
[0003] 电流舵型数模转换器因其在布局面积、分辨率和转换速率上可以得到良好的折中 而广泛用于高速高精度通讯系统中。
[0004] 电流舵型数模转换器主要可以分为：二进制码权重电流舵型数模转换器、温度计 码电流舵型数模转换器和分段式电流舵型数模转换器。
[0005] 其中，分段式电流舵型数模转换器结合了二进制码权重电流舵型数模转换器转换 速度快、电路复杂度低，以及温度计码电流舵型数模转换器非线性误差小、单调性好的优 点，而得到广泛应用。
[0006] 伪随机温度计译码电路就是一种用于提高分段式数模转换器动态性能和线性度 的技术。
[0007] 传统的伪随机温度计译码电路如图1所示。
[0008] 图1 (a)表示二进制权重译码电路。一般来说，为了得到好的匹配性能，加权输出 电流I (B0)，I (B1)，I (B2)等组成了电流单元U1、U2、U3等等。I (B0)仅控制一个电流 单元U1，而I (B1)控制U2和U3两个电流单元，以此类推。传统的二进制权重数模转换器 不需要译码电路，因此其结构非常简单。但是，传统的二进制权重数模转换器有一个缺点就 是：在中间编码转换过程中电流源的开关转换次数太多导致毛刺的产生，比如说由011··· 11 转换为 1〇〇···〇〇。
[0009] 如图1 (b)所示，为了减少开关的转换次数和毛刺的能量，首先将二进制码转换为 温度计码，该温度计码用于控制电流源单元的开关。但是，电流源之间的匹配成为一个重要 的问题。因此图1 (a)和图1 (b)中的数模转换器（DAC)常常具有较大的芯片面积以保证 电流源之间的匹配。
[0010] 图1 (c冲采用一个校正电路可以有效的提高电流源之间的匹配从而提高了数模 转换器的精度。但是，校正电路增加了设计难度同时也增大了芯片面积。
[0011]目前比较普遍采用的用于减小失配和晶体管尺寸的一种方法是使用一个随机性 发生器实现动态元件匹配（DEM)，如图1 (d)所示。该方法可以有效的减小毛刺的能量，同 时可以用很小的面积实现高精度数模转换器。
[0012] 但是，对于高速高精度模数转换器，仅要求开关转换次数少又要求毛刺能量少，所 以该方法很难用于实现高速高精度模数转换器。
【发明内容】
[0013] 本发明提供一种分组伪随机旋转温度计译码电路，从而可以提高数模转换器的转 换速度和精度，同时，该电路设计结构简单，因此可以减小译码电路的面积。
[0014] 本发明提供方案如下：
[0015] 本发明实施例提供了一种分组伪随机旋转温度计译码电路，包括：
[0016] 用于传输数据的D触发器模块；
[0017] 用于对所述D触发器模块输出的数据进行二进制权重分配，生成具有二进制权重 的温度计码的连线模块，所述连线模块与所述D触发器模块连接；
[0018] 用于对所述连线模块输出的温度计码进行随机化旋转处理的随机性发生器，所述 随机性发生器与所述连线模块连接。
[0019] 优选的，所述D触发器模块包括两个级联的第一锁存器和第二锁存器；
[0020] 所述第一锁存器的时钟控制信号与所述第二锁存器的时钟控制信号反相。
[0021] 优选的，所述随机性发生器包括：
[0022] 用于对连线模块输出的温度计码进行旋转处理的旋转器，所述旋转器与所述连线 模块连接；
[0023] 用于产生随机序列的伪随机序列发生器，所述随机序列用于产生控制所述旋转器 旋转位数的伪随机数，所述伪随机序列发生器与所述旋转器连接。
[0024] 优选的，所述旋转器包括第一数据选择器阵列和第二数据选择器阵列；
[0025] 所述第一数据选择器阵列和第二数据选择器阵列中，包括N-1组二选一数据选择 器，所述N为所述数据的位数。
[0026] 优选的，所述第一数据选择器阵列中的每个二选一数据选择器组包括2N-1-1个 二选一数据选择器。
[0027] 优选的，所述第二数据选择器阵列中的每个二选一数据选择器组包括2N-1个二 选一数据选择器。
[0028] 优选的，所述伪随机序列发生器包括：
[0029] D触发器单元和异或门单元；
[0030] 所述D触发器单元的输出与所述异或门单元的输入连接，所述异或门单元的输出 与所述D触发器单元的输入连接。
[0031] 从以上所述可以看出，本发明提供的分组伪随机旋转温度计译码电路，通过设置 用于传输数据的D触发器模块；用于对所述D触发器模块输出的数据进行二进制权重分配， 生成具有二进制权重的温度计码的连线模块，所述连线模块与所述D触发器模块连接；用 于对所述连线模块输出的温度计码进行随机化旋转处理的随机性发生器，所述随机性发生 器与所述连线模块连接。从而可以提高数模转换器的转换速度和精度，同时，该电路设计结 构简单，因此可以减小译码电路的面积。
【专利附图】
【附图说明】
[0032] 图1(a)为现有技术中二进制权重译码电路示意图；
[0033] 图1 (b)为现有技术中温度计译码电路示意图；
[0034] 图1 (c)为现有技术中带校正电路的混合译码电路示意图；
[0035] 图1 (d)为现有技术中随机动态元件匹配译码电路示意图；
[0036] 图2为本发明实施例提供的分组伪随机旋转温度计译码电路结构示意图一；
[0037] 图3为本发明实施例提供的随机性发生器结构示意图一；
[0038] 图4为本发明实施例提供的随机性发生器结构示意图二；
[0039] 图5为本发明实施例提供的旋转器结构示意图一；
[0040] 图6为本发明实施例提供的旋转器结构示意图二；
[0041] 图7为本发明实施例提供的分组伪随机旋转温度计译码电路结构示意图二。
【具体实施方式】
[0042] 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例 的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发 明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术 人员所获得的所有其他实施例，都属于本发明保护的范围。
[0043] 除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有 一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的"第 一"、"第二"以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的 组成部分。同样，"一个"或者"一"等类似词语也不表示数量限制，而是表示存在至少一个。 "连接"或者"相连"等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的 连接，不管是直接的还是间接的。"上"、"下"、"左"、"右"等仅用于表示相对位置关系，当被 描述对象的绝对位置改变后，则该相对位置关系也相应地改变。
[0044] 下面结合附图对本发明实施例提供的技术方案作进一步详细的说明。
[0045] 本发明实施例提供一种可用于数模转换器的分组伪随机旋转温度计译码电路，如 图2所示，该分组伪随机旋转温度计译码电路具体可以包括：
[0046] 用于传输数据的D触发器模块1 ;
[0047] 用于对D触发器模块1输出的数据进行二进制权重分配，生成具有二进制权重的 温度计码的连线模块2,连线模块2与D触发器模块1连接；
[0048] 用于对连线模块2输出的温度计码进行随机化旋转处理的随机性发生器3,随机 性发生器3与连线模块2连接。
[0049] 本发明实施例提供的分组伪随机旋转温度计译码电路，不但可以提高数模转换器 的转换速度和精度，提高数模转换器的性能，同时，由于该分组伪随机旋转温度计译码电路 具有结构简单的特点，因此可以减小整个译码电路的面积。
[0050] 对于一个N位数模转换器，通常可含有2N-1个电流源单元，输入的数字信号控制 这些电流源单元的开关，以实现相应的转换。因此，需要对输入的数字信号进行译码产生相 应的温度计码，控制这些开关。随着数模转换器的精度和速度的提高，电流源单元之间的失 配，开关转换过程中产生的毛刺都会大大的影响其性能。而本发明实施例提供的分组伪随 机转换温度计译码电路，可以减小上述因素对数模转换器整体性能的影响，以实现高速高 精度。
[0051] 本发明实施例所涉及的D触发器模块1，具体可与数据输入端连接，并将输入的数 据如数字信号传输至连线模块2。
[0052] 本发明实施例中所涉及的D触发器模块1，具体可由两个简单的锁存器(第一锁存 器和第二锁存器）级联构成。
[0053] 本发明实施例所涉及的锁存器的功能是当控制时钟信号为高电平时，将输入端的 数据传输给输出端；当控制信号为低电平时，输出端与输入端相连，用来保持当前的数据， 此时，输入端数据的变化已不能影响输出端的数据变化。
[0054] 本发明实施例所涉及的两个锁存器的控制时钟信号可完全反相，因此，当一个锁 存器处于接受状态时，另一个锁存器处于保持状态。这样就保证了只有时钟上升沿接收到 的输入数据才传输到了锁存器的输出端。
[0055] 本发明实施例所涉及的连接模块2,主要用于实现对输入数据进行二进制权重分 配，以生成具有二进制权重的温度计码，该温度计码用来控制随机性发生器3。
[0056] 由于本发明实施例提供的分组伪随机旋转温度计译码电路，利用连线模块2取代 了传统数模转换器中的二进制-温度计码译码电路，从而可简化电路结构，缩小了整个译 码电路面积。
[0057] 对于一个N位的输入二进制数字信号，本发明实施例所涉及的连线模块2，可输出 2N_1个相应的温度计码。其实现方式如下：设输入为一个N位的二进制数字信号D (Iri)D (n_2) --?DiD。，最低位D。与2°个输出端口相连；Di与21个输出端口相连；D2与2 2个输出端口 相连，以此类推。例如对于输入为010,则输出为0000110。
[0058] 本发明所涉及的随机性发生器3,是该分组伪随机旋转温度计译码电路中的关键 模块，如附图3所示，其具体可以包括：
[0059] 用于对连线模块2输出的温度计码进行旋转处理的旋转器31，旋转器31与连线模 块2连接；
[0060] 用于产生随机序列的伪随机序列发生器32,该随机序列用于产生控制旋转器31 旋转位数的伪随机数，伪随机序列发生器32与旋转器31连接。
[0061] 如附图4所示，本发明实施例所涉及的旋转器31，具体可由第一数据选择器阵列 311和第二数据选择器阵列312构成。
[0062] 在第一数据选择器阵列311和第二数据选择器阵列312中，具体可包括N-1组二 选一数据选择器(MUX)，N为输入数字信号的位数。
[0063] 其中，第一数据选择器阵列311中，每个二选一数据选择器组包括2N4-1个二选一 数据选择器，即第一数据选择器阵列311中共包括（Ν-1)* (2Ν4-1)个二选一数据选择器。
[0064] 而第二数据选择器阵列312中，每个二选一数据选择器组具体可包括2N4个二选 一数据选择器，即第二数据选择器阵列中共包括（N-1) * (2n<)个二选一数据选择器。
[0065] 如附图4中，D0?4表不输入旋转器31的二进制数字信号，T0?15表不旋转器 31输出的温度计码。
[0066] 本发明实施例中，第一数据选择器阵列311和第二数据选择器阵列312输入的信 号有所不同。对于一个N位的输入数字信号，经过连线模块2后输出对应2 N-1位温度计码。 除了最低位％对应一位温度计码外，其余Di (0〈i〈N)位对应于21位温度计码，即都为偶数 位。把i位所对应的21位温度计码输入平均分配这两个数据选择器阵列中，％位所对应一 位温度计码随机的分配到第二数据选择器阵列中。数据选择器阵列根据伪随机序列发生器 32输出的伪随机序列对输入的温度计码进行随机旋转。
[0067] 以附图4右边的第二数据选择器阵列312为例，假设输入数字信号DWJiDflOlO， 若不经过旋转器，则输出mTjvivrjfiiiiooio ;若伪随机序列发生器32的输出PR6? 4=001 (1)，则输出T/TJVIVIVIVIWOm 1001 ;若伪随机序列发生器32的输出PR6?4=100 (4)，则输出lyrjvivivivrjfooiomi。由此可知，PR6?4可以看作是一个3位的二进制 数，PR4为最低位，PR6为最高位，每个数据选择器根据伪随机序列发生器32输出的二进制 数对输入的温度计码进行相应的左移，例如：若PR6?4=100,输出左移4位，PR6?4=110， 输出左移6位。所以每组数据选择器会根据其对应的不同的二进制权值进行连线。每个二 选一数据选择器有二个输入信号A和B，一个输出信号D，一个输入控制信号S和一个时钟 信号CLK。在时钟CLK的上升沿，数据选择器根据输入的控制信号S判断输出，若S=l，则输 出D=A，否则D=B。在其余阶段，数据选择器保持现在的输出状态。在本发明实施例所提供 的旋转器31中所有的二选一数据选择器的时钟信号相同，输入控制信号由伪随机序列发 生器32给出。
[0068] 同样以附图4右边的第二数据选择器阵列312为例，说明其连接方法。PR4控制 第一组数据选择器，从左至右依次编号为Mil，M12, M13…Ml(8) ;PR5控制第二组数据选择 器，从左至右依次编号为M21，M22, M23…M2 (8) ;PR6控制第三组数据选择器，从左至右依次 编号为101，厘32，103 - 10(8)。数据选择器祖]_(丨=1?3;]_=1?8)的输入信号8与数据 选择器M(i+l)j的输出端D相连，这里把连线模块2的输出也看作是一组数据选择器的输 出；输入信号A也是与下一组数据选择器的输出端D相连，但连接方式则有所不同。数据选 择器Mij(i=l?3; j=l?8 ;j>i)的输入信号A与数据选择器M(i+1)(」-2(^)的输出端 D相连；Mij(i=l?3;j=l?8;j彡i)的输入信号A与数据选择器M(i+1) (S+jjin)的 输出端D相连。这样旋转器31就可以根据伪随机序列发生器32输出的伪随机数对输入的 温度计码实现随机旋转。
[0069] 如附图5所示，本发明实施例所涉及的伪随机序列发生器32由D触发器单元321 和异或门单元322构成。若需要一个N位的伪随机序列，则D触发器单元321中可包括N 个D触发器，异或门单元322中可包括N个异或门。
[0070] 本发明实施例中，D触发器单元321可以看做是含N个输入N个输出的寄存器，其 输出通过异或门单元322反馈到其输入。而异或门单元322中包括的异或门之间的连接关 系基于一预设算法确定，使其每个时钟周期按预设算法产生一组新数据。
[0071] 在一具体实施例中，N个触发器和N个异或门的连接关系可如附图6所示。从附 图6可以看出，本发明实施例所涉及的伪随机序列发生器32其结构简单，易于实现。
[0072] 在一具体实施例中，如附图7所示，本发明实施例提供的分组伪随机旋转温度计 译码电路的输出，可与电流源开关阵列连接，并将处理后的数据输出至电流源开关阵列，以 便电流源开关阵列控制电流源阵列。
[0073] 以上可以看出，本发明提供的分组伪随机旋转温度计译码电路，包括：用于传输数 据的D触发器模块；用于对所述D触发器输出的数据进行二进制权重分配，生成具有二进制 权重的温度计码的连线模块，所述连线模块与所述D触发器连接；用于对所述连线模块输 出的温度计码进行随机化旋转处理的随机性发生器，所述随机性发生器与所述连线模块连 接。从而可以提高数模转换器的转换速度和精度，同时，该电路设计结构简单，因此可以减 小芯片面积。
[0074] 以上所述仅是本发明的实施方式，应当指出，对于本【技术领域】的普通技术人员来 说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为 本发明的保护范围。
【权利要求】
1. 一种分组伪随机旋转温度计译码电路，其特征在于，包括： 用于传输数据的D触发器模块； 用于对所述D触发器模块输出的数据进行二进制权重分配，生成具有二进制权重的温 度计码的连线模块，所述连线模块与所述D触发器模块连接； 用于对所述连线模块输出的温度计码进行随机化旋转处理的随机性发生器，所述随机 性发生器与所述连线模块连接。
2. 如权利要求1所述的分组伪随机旋转温度计译码电路，其特征在于，所述D触发器模 块包括两个级联的第一锁存器和第二锁存器； 所述第一锁存器的时钟控制信号与所述第二锁存器的时钟控制信号反相。
3. 如权利要求1所述的分组伪随机旋转温度计译码电路，其特征在于，所述随机性发 生器包括： 用于对连线模块输出的温度计码进行旋转处理的旋转器，所述旋转器与所述连线模块 连接； 用于产生随机序列的伪随机序列发生器，所述随机序列用于产生控制所述旋转器旋转 位数的伪随机数，所述伪随机序列发生器与所述旋转器连接。
4. 如权利要求3所述的分组伪随机旋转温度计译码电路，其特征在于，所述旋转器包 括第一数据选择器阵列和第二数据选择器阵列； 所述第一数据选择器阵列和第二数据选择器阵列中，包括N-1组二选一数据选择器， 所述N为所述数据的位数。
5. 如权利要求4所述的分组伪随机旋转温度计译码电路，其特征在于，所述第一数据 选择器阵列中的每个二选一数据选择器组包括2 N4-1个二选一数据选择器。
6. 如权利要求4所述的分组伪随机旋转温度计译码电路，其特征在于，所述第二数据 选择器阵列中的每个二选一数据选择器组包括2 N4个二选一数据选择器。
7. 如权利要求3所述的分组伪随机旋转温度计译码电路，其特征在于，所述伪随机序 列发生器包括： D触发器单元和异或门单元； 所述D触发器单元的输出与所述异或门单元的输入连接，所述异或门单元的输出与所 述D触发器单元的输入连接。
【文档编号】H03M1/66GK104113343SQ201410072406
【公开日】2014年10月22日 申请日期:2014年2月28日 优先权日:2014年2月28日
【发明者】刘马良, 甘萍, 朱樟明, 杨银堂, 张鹏 申请人:西安电子科技大学