平衡信号处理电路和模数转换电路的制作方法
【专利摘要】本发明提供一种基本上消除恒定电流而实现低功耗的平衡信号处理电路和模数转换电路，所述平衡信号处理电路包括：比较器；第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；第二电容器，其具有与所述比较器的反相输入端子连接的第一端；第一开关，其用于向所述第一电容器的第一端施加电压信号；第二开关，其用于向所述第二电容器的第一端施加电压信号；操作状态检测部，其用于检测所述比较器的操作状态；以及偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压。
【专利说明】平衡信号处理电路和模数转换电路
【技术领域】
[0001]本发明涉及一种平衡信号处理电路和模数转换电路。
【背景技术】
[0002]近年来的电子设备都期望高速处理大量的数字数据。此外，电子设备在期望小型化的同时，还要求功耗低。在低功耗方面，还期望低压驱动，以便采用电池作为电源。这类需求也适用于模数转换电路(后文中简称“A-D转换电路”)。
[0003]图7图示了相关技术中的平衡信号处理电路701。
[0004]平衡信号通过第一输入端子Vinl和第二输入端子Vin2输入全差分放大器702，且其电压被放大。电压被全差分放大器702放大的平衡信号通过第一开关102和第二开关103被施加到电容器C104和C105。基于采样时钟(未图示)通过控制信号控制第一开关102和第二开关103的接通或断开。当第一开关102和第二开关103闭合(接通)时，电荷累积在电容器C104和C105中。电容器C104通过电荷保持接地节点及其输入端子之间的两端电压Vsl，而电容器C105通过电荷保持接地节点及其输入端子之间的两端电压Vs2。
[0005]当第一开关102和第二开关103打开(断开)时，电容器C104的两端电压Vsl和电容器C105的两端电压Vs2输入至比较器106。比较器106将电容器C104的两端电压Vsl和电容器C105的两端电压Vs2之间的相对电位差转换为逻辑信号，然后输出该逻辑信号。
[0006]要注意，比较器106的输出信号可以输入至例如逐次逼近型模数转换逻辑电路。在这种情况下，平衡信号处理电路701和逐次逼近型模数转换逻辑电路整体上构成了一个逐次逼近型模数转换电路。
[0007]当图7中的平衡信号处理电路701用于集成电路时，采用动态锁存比较器作为比较器106以便降低功耗。动态锁存比较器接收时钟输入。进一步地，这类比较器具有输入信号的操作电压范围。如果输入信号的电压在操作电压范围之外，比较器便不会正常操作。因此，在相关技术中，在比较器的前级插入放大器来调节输入信号的偏压，从而使输入信号的电压处于操作电压范围内。放大器为图7中的全差分放大器702。
[0008]然而，通过放大器调节输入信号的偏压会使放大器中出现恒定电流并会增加功耗。恒定电流的存在制约了移动电子设备中功耗的降低。必须增加电池大小来补偿由恒定电流导致的功耗，这便制约了装置的轻量化并降低了可携带性。
【发明内容】
[0009]本发明期望提供一种基本上消除恒定电流而实现低功耗的平衡信号处理电路和模数转换电路。
[0010]根据本发明的实施例，提供了一种平衡信号处理电路，其包括:比较器；第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；第二电容器，其具有与所述比较器的反相输入端子连接的第一端；第一开关，其用于向所述第一电容器的第一端施加电压信号；第二开关，其用于向所述第二电容器的第一端施加电压信号；操作状态检测部，其用于检测所述比较器的操作状态；以及偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定的偏移电压。
[0011]根据本发明的实施例，提供了一种模数转换电路，其包括:比较器；第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；第二电容器，其具有与所述比较器的反相输入端子连接的第一端；第三电容器，其具有与所述比较器的非反相输入端子连接的第一端；第四电容器，其具有与所述比较器的反相输入端子连接的第一端；第一开关，其用于向所述第一电容器的第一端和所述第三电容器的第一端施加电压信号；第二开关，其用于向所述第二电容器的第一端和所述第四电容器的第一端施加电压信号；偏移电压校正部，其用于当检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压；以及模数转换逻辑电路，其用于在所述偏移电压校正部向所述第一电容器和所述第二电容器施加所述偏移电压的状态下，控制所述第三电容器的第二端和所述第四电容器的第二端以输出数字值。
[0012]根据本发明的各个实施例，可以提供一种基本上消除恒定电流而实现低功耗的平衡信号处理电路和模数转换电路。
[0013]除上述之外的其它问题、配置和效果在下文描述中将变得清楚。
[0014]要理解，上面的概述和下面的详细说明均是示例性的，均旨在进一步说明所要求保护的技术。
【专利附图】
【附图说明】
[0015]附图用于进一步理解本发明，其包含在本说明书中并构成本说明书的一部分。附图对实施例进行了图示并与本说明书一起用于对本发明的原理进行描述。
[0016]图1是根据本发明的第一实施例的平衡信号处理电路的框图。
[0017]图2是根据本发明的第一实施例的平衡信号处理电路的电路图。
[0018]图3是比较器的电路图。
[0019]图4是图示了输入至比较器的信号的示例的示意图。
[0020]图5是根据本发明的第二实施例的逐次逼近型A-D转换电路的电路图。
[0021]图6是逐次逼近型A-D转换电路的时序图。
[0022]图7是相关技术中的平衡信号处理电路的电路图。
【具体实施方式】
[0023](第一实施例:平衡信号处理电路)
[0024]图1是根据本发明的第一实施例的平衡信号处理电路101的框图。
[0025]平衡信号输入至第一输入端子Vinl和第二输入端子Vin2。
[0026]第一输入端子Vinl通过第一开关102与电容器C104 (第一电容器的不例)的第一端和比较器106的非反相输入端子T106a连接。
[0027]第二输入端子Vinl通过第二开关103与电容器C105 (第二电容器的示例)的第一端和比较器106的反相输入端子Tioeb连接。
[0028]电容器C104和C105各自的第二端与偏移电压校正部107连接。
[0029]来自比较器106的输出信号被提供给任意电路，例如提供给逐次逼近型A-D转换电路的逐次逼近电路。
[0030]偏移电压校正部107与比较器106的输出端子连接，并向各个电容器C104和C105的第二端施加预定电压。偏移电压校正部107中包括操作状态检测部108。
[0031]操作状态检测部108基于比较器106的输出端子的逻辑状态监测比较器106的操作状态，以检测比较器106是否正常操作。当操作状态检测部108检测到比较器106未正常操作时，偏移电压校正部107将各个电容器C104和C105的第二端的电压从接地电位增加到预定电位。
[0032]偏移电压校正部107将电容器C104和C105的端子电压从接地电位增加，直到操作状态检测部108未检测到比较器106的异常操作为止。
[0033]偏移电压校正部107可以任意方式将电容器C104和C105的端子电压从接地电位增加。可以使用D-A转换电路，或者电容器可以分成如图2及其后附图所示的多个电容器，且单独地施加电源电压。
[0034]图2是根据本发明的第一实施例的平衡信号处理电路101的电路图。
[0035]第一输入端子Vinl通过第一开关102与各个电容器C201和C202的第一端和比较器106的非反相输入端子T106a连接。电容器C201和C202的合成电容与图1中的电容器C104对应。
[0036]第二输入端子Vin2通过第二开关103与各个电容器C203和C204的第一端和比较器106的反相输入端子T106b连接。电容器C203和C204的合成电容与图1中的电容器C105对应。
[0037]电容器C201的第二端与第一或非门205的输出端子连接。同样，电容器C202的第二端与第二或非门206的输出端子连接。电容器C203的第二端与第三或非门207的输出端子连接。电容器C204的第二端与第四或非门208的输出端子连接。
[0038]各个所述第一或非门205、所述第二或非门206、所述第三或非门207和所述第四或非门208的第一输入端子均提供有采样时钟信号CKS/H。
[0039]各个所述第一或非门205、所述第二或非门206、所述第三或非门207和所述第四或非门208的第二输入端子均与偏移电压校正部107中的逻辑电路209连接。
[0040]比较器106为动态锁存比较器，该动态锁存比较器对由电容器C201和C202的合成电容中累积的电荷引起的电压以及由电容器C203和C204的合成电容中累积的电荷引起的电压进行比较，以向第一输出端子和第二输出端子输出比较结果的逻辑信号。此时，比较器106接收通过非门210将采样时钟信号CKS/H反相而获得的信号(下文称为“反相时钟信号CK”)，并在该反相时钟信号CK为逻辑“真”(高电位)时进行电压比较操作。
[0041]下面将对比较器106进行描述。
[0042]图3是比较器106的电路图。要注意，在下文中，N沟道MOSFET简称为NM0SFET，而P沟道MOSFET简称为PM0SFET。
[0043]各个PM0SFET301、PMOSFET3。2、PMOSFET3。3、PM0SFET304、PMOSFET3。5 和PM0SFET306的源极均与电源节点连接。
[0044]PM0SFET301的栅极和PM0SFET302的栅极连接，并均提供有反相时钟信号CK。
[0045]PM0SFET303的栅极和PM0SFET304的栅极连接，并均提供有反相时钟信号CK。
[0046]PM0SFET305的漏极与PM0SFET302的漏极连接。
[0047]PM0SFET306的漏极与PM0SFET304的漏极连接。
[0048]此外，PM0SFET305的漏极和PM0SFET302的漏极与NM0SFET307的漏极连接。它们之间的连接点定义为第一输出端子Vcl0
[0049]此外，PM0SFET306的漏极和PM0SFET304的漏极与NM0SFET308的漏极连接。它们之间的连接点定义为第二输出端子Vc2。
[0050]NM0SFET307的栅极与PM0SFET305的栅极以及PM0SFET306的漏极连接。
[0051]NM0SFET308的栅极与PM0SFET306的栅极以及PM0SFET305的漏极连接。
[0052]PM0SFET301的漏极与NM0SFET309的漏极以及NM0SFET307的源极连接。NM0SFET309的栅极定义为非反相输入端子T106a。
[0053]PM0SFET303的漏极与NM0SFET310的漏极以及NM0SFET308的源极连接。NM0SFET310的栅极定义为反相输入端子T106b。顺带提及，从图3中的电路所显见，由于比较器106的电路完全对称，所以NM0SFET309的栅极或NM0SFET310的栅极二者之一可为非反相输入端子T106a,或者可为反相输入端子T106b。在非反相输入端子T106a和反相输入端子T106b反转的情况下,第一输出端子Vcl和第二输出端子Vc2也反转。
[0054]NM0SFET309 的源极和 NM0SFET310 的源极与 NM0SFET311 的漏极连接。NM0SFET311的栅极提供有反相时钟信号CK。NM0SFET311的源极与接地节点连接。
[0055]当反相时钟信号CK变为逻辑“假”，即变为低电位时，PM0SFET301、PM0SFET302、PM0SFET303和PM0SFET304导通，不进行非反相输入端子T106a和反相输入端子T106b之间的电位差的比较操作。此时，NM0SFET311处于截止状态。
[0056]相反，当反相时钟信号CK变为逻辑“真”时，即变为高电位时，PM0SFET301、PM0SFET302.PM0SFET303和PM0SFET304截止，进行非反相输入端子T106a和反相输入端子T106b之间的电位差的比较操作。此时，NM0SFET311处于导通状态。
[0057]因此，在比较器106中，不会发生从电源节点流到接地节点的恒定电流。
[0058]PM0SFET305、PM0SFET306、NM0SFET307 和 NM0SFET308 均具有等同于 SRAM 单元的电路结构。基于输入电压的电位差通过NM0SFET309和NM0SFET310施加到该电路结构上。结果，作为输入信号的电位差的比较结果的逻辑信号被输出至第一输出端子Vcl和第二输出端子Vc2。
[0059]在栅源电压增加到一定电压等级之前，在MOSFET的漏极和源极之间不会建立导通状态。该一定电压等级称为“阈值电压”或“0N电压”。在使用图3的比较器106的情况下，NM0SFET309和NM0SFET310分别由NM0SFET构成。因此，当输入至NM0SFET309和NM0SFET311的栅极的信号的电压均低于ON电压时，电压比较不会正常执行。
[0060]如果向NM0SFET309和NM0SFET310的栅极施加的电压均低于NM0SFET311的漏源电压，比较器106不会正常操作。因此，从第一输出端子Vcl和第二输出端子Vc2都输出高电位。
[0061]现在转向图2再次对平衡信号处理电路101的电路进行描述。
[0062]来自比较器106的第一输出端子Vcl和第二输出端子Vc2的输出与反相时钟信号CK 一起输入至与非门211。与非门211与图1中的操作状态检测部108对应。换言之，当反相时钟信号CK为逻辑“真”，且来自第一输出端子Vcl和第二输出端子Vc2的输出均为逻辑“真”时，与非门211输出逻辑“假”。
[0063]与非门211的输出信号提供给逻辑电路209。逻辑电路209接收与非门211的输出信号，以向各个第一或非门205、第二或非门206、第三或非门207和第四或非门208的第二输入端子输出逻辑信号。
[0064]首先，在初始状态下，逻辑电路209向各个第一或非门205、第二或非门206、第三或非门207和第四或非门208的第二输入端子输出逻辑“真”。然后，各个第一或非门205、第二或非门206、第三或非门207和第四或非门208输出逻辑“假”，即输出低电位(接地电位)。与第一或非门205连接的电容器C201、与第二或非门206连接的电容器C202、与第三或非门207连接的电容器C203以及与第四或非门208连接的电容器C204全都与接地节点连接。
[0065]当时钟信号为逻辑“真”(采样周期)时，第一或非门205、第二或非门206、第三或非门207和第四或非门208全都输出逻辑“假”。因此，电容器C201和C202连接在接地节点和第一输入端子Vinl之间并接收第一输入端子Vinl的电压，因而电荷累积在电容器C201和C202中。同样，电容器C203和C204连接在接地节点和第二输入端子Vin2之间并接收第二输入端子Vin2的电压，因而电荷累积在电容器C203和C204中。
[0066]接着，当时钟信号为逻辑“假”(保持周期)时，第一或非门205、第二或非门206、第三或非门207和第四或非门208全都输出逻辑“假”。因此，比较器106比较从与非反相输入端子T106a连接的电容器C201和C202的合成电容获得的端子间电压以及从与反相输入端子T106b连接的电容器C203和C204的合成电容获得的端子间电压之间的电位差，以输出结果的逻辑值。
[0067]如上参照图3所述，当输入信号的电压均低于比较器106中的NM0SFET309和NM0SFET310的ON电压时，比较器106不会正常操作，从第一输出端子Vcl和第二输出端子Vc2输出高电位。具体地，在保持(当时钟信号为逻辑“假”)时，由于反相时钟信号CK为逻辑“真”，与非门211输出逻辑“假”。
[0068]当比较器106在保持周期内操作时，并且如果与非门211输出逻辑“假”，这表示比较器106异常操作。比较器106的异常操作表示在该周期内的电压比较操作失败。因此，逻辑电路209向各个第一或非门205和第三或非门207的第二输入端子输出逻辑“真”。然后，在紧跟着下一个采样周期之后的保持周期内，第一或非门205和第三或非门207输出逻辑“真”。进一步地，与第一或非门205连接的电容器C201以及与第三或非门207连接的电容器C203提供有电源电压。
[0069]此时,施加到比较器106的非反相输入端子T106a和反相输入案子T106b的电压通过以下表达式表示:
[0070][数值表达式I]
【权利要求】
1.一种平衡信号处理电路，其包括: 比较器； 第一电容器，其具有与所述比较器的非反相输入端子连接的第一端； 第二电容器，其具有与所述比较器的反相输入端子连接的第一端； 第一开关，其用于向所述第一电容器的所述第一端施加电压信号； 第二开关，其用于向所述第二电容器的所述第一端施加电压信号； 操作状态检测部，其用于检测所述比较器的操作状态；以及 偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压。
2.根据权利要求1所述的平衡信号处理电路，其中， 所述比较器为动态锁存比较器； 所述第一开关、所述第二开关以及所述比较器通过控制信号控制，所述控制信号具有彼此共同的操作时序，以及 所述偏移电压校正部在所述第一开关和所述第二开关接通时将所述第一电容器的所述第二端和所述第二电 容器的所述第二端与接地节点连接，并在所述第一开关和所述第二开关断开时向所述第一电容器的所述第二端和所述第二电容器的所述第二端施加偏移电压。
3.根据权利要求2所述的平衡信号处理电路，其中， 所述第一电容器包括多个电容，所述多个电容中的每一个均具有与所述比较器的非反相输入端子连接的第一端，以及 所述偏移电压校正部向从所述多个电容器中选出的电容器的第二端施加预定电压。
4.一种模数转换电路,其包括: 比较器； 第一电容器，其具有与所述比较器的非反相输入端子连接的第一端； 第二电容器，其具有与所述比较器的反相输入端子连接的第一端； 第三电容器，其具有与所述比较器的非反相输入端子连接的第一端； 第四电容器，其具有与所述比较器的反相输入端子连接的第一端； 第一开关，其用于向所述第一电容器的第一端和所述第三电容器的第一端施加电压信号; 第二开关，其用于向所述第二电容器的第一端和所述第四电容器的第一端施加电压信号; 偏移电压校正部，其用于当检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压；以及 模数转换逻辑电路，其用于在所述偏移电压校正部向所述第一电容器和所述第二电容器施加所述偏移电压的状态下，控制所述第三电容器的第二端和所述第四电容器的第二端以输出数字值。
5.根据权利要求4所述的模数转换电路，其中， 所述比较器为动态锁存比较器； 所述第一开关、所述第二开关以及所述比较器通过控制信号控制，所述控制信号具有彼此共同的操作时序，以及 所述偏移电压校正部在所述第一开关和所述第二开关接通时将所述第一电容器的第二端和所述第二电容器的第二端与接地节点连接，并在所述第一开关和所述第二开关断开时向所述第一电容器的第二端和所述第二电容器的第二端施加偏移电压。
6.根据权利要求5所述的模数转换电路，其中， 所述第一电容器和所述第三电容器均包括多个电容器，所述多个电容器中的每一个均具有与所述非反相输入端子连接的第一端， 所述第二电容器和所述第四电容器均包括多个电容器，所述多个电容器中的每一个均具有与所述反相输入端子连接的第一端， 所述偏移电压校正部向从所述第一电容器包括的多个电容器中选出的电容器的第二端和从所述第二电容器包括的多个电容器中选出的电容器的第二端施加预定电压，以及所述模数转换逻辑电路控制所述第三电容器包括的多个电容器的连接状态和所述第四电容器包括的多个电容器的连接状态，以便确定将要输出的数字值。
【文档编号】H03M1/38GK104052485SQ201410074670
【公开日】2014年9月17日 申请日期:2014年3月3日 优先权日:2013年3月11日
【发明者】丹羽笃亲 申请人:索尼公司