用于低功率宽带发射机的基于相位插值的输出波形合成器的制造方法
【专利摘要】本发明的示例性实施例涉及一种用于低功率宽带发射机的基于相位插值的输出波形合成器。为了在发射机设计中实现小区域和低功耗，使用了一种以子速率操作的单级多相多路复用器。所述多相多路复用器包括并联的开漏与非门。在子速率发射机结构中，尽管功耗低，但多相时钟信号中的相位失配显著地降低抖动性，对其广泛的应用来说是一个严重的瓶颈。为了克服这种失配问题，提出了一种基于面积和功耗优化的相位插值器的波形合成方案。
【专利说明】用于低功率宽带发射机的基于相位插值的输出波形合成器
【技术领域】
[0001]本发明的示例性实施例涉及一种用于低功率发射机的使用相位插值器和片上(on-chip)眼开检测(EOM, Eye Opening Monitoring)电路的输出波形合成器。
【背景技术】
[0002]图1示出了现有多相多路复用器的简化电路示意图，且图2示出了现有多相多路复用器的简化时序图。当两个相邻时钟相位重叠时对输出进行评估。然而，由相位失配(mismatch)引起的确定性抖动(DJ, Deterministic Jitter)在多相多路复用器的全部抖动性中占据支配地位。图3示出了具有相位失配和占空比失真(duty cycle distort1n)的输出眼图(eye diagram)。图3所示的确定性抖动最终在接收器中降低了时序容限(timing margin)。所述相位失配由在线路布局中的固有装置失配和电容失配而引起。输出眼图针对两百个样本中的每一个将蒙特?卡罗模拟(Monte-Carlo simulat1n)的结果显示为工艺参数的概率分布且针对因相位失配或占空比的变化而导致的概率分布显示不同的眼图。
【发明内容】
[0003]本发明的示例性实施例公开了一种用于低功率宽带发射机的输出波形合成器，所述输出波形合成器包括:2N个相位插值器，控制由时钟发生器生成的N个不同相位时钟信号的上升沿和下降沿，N是正偶数，其特征在于，所述2N个相位插值器的2N个输出被输入作为N:1多路复用器的时钟信号。
[0004]所述N个不同相位时钟信号的第η个时钟信号具有((η-1)*(2π/Ν))相位,且η是I至N的自然数。
[0005]所述2Ν个相位插值器被分类为N个组，且所有第η个时钟信号和第(η+1)个时钟信号被输入至包含在所述N个组的第η个组的两个相位插值器中的每一个。
[0006]所述两个相位插值器的两个输出被用作为具有独立可控制的上升延迟和下降延迟的单一相位时钟。
[0007]所述2Ν个相位插值器进一步调整所述N个不同相位时钟信号中的时钟重叠周期和相位对齐中的至少一个。
[0008]所述输出波形合成器进一步包括:眼开检测单元，测定输出驱动器的输出以数量化测定所述N:1多路复用器的输出的信号眼图，和微控制器单元，接收所述测定的信号眼图，且使用所述测定的信号眼图和预先定义的校准算法更新所述2Ν个相位插值器的相位控制码。
[0009]所述2Ν个相位插值器和所述眼开检测单元包含在具有所述N:1多路复用器和所述时钟发生器的芯片中，且位于所述芯片外部的所述微控制器单元与所述2Ν个相位插值器和所述眼开检测单元连接。
【专利附图】
【附图说明】
[0010]包含于此用于提供本发明的进一步理解且被编入和构成本说明书一部分的附图举例说明了本发明的示例性实施例且与详细说明一起用于解释本发明的原理。
[0011]图1示出了现有多相多路复用器的简化电路示意图。
[0012]图2示出了现有多相多路复用器的简化时序图。
[0013]图3示出了具有相位失配和占空比失真的输出眼图。
[0014]图4是说明根据本发明的一个示例性实施例使用波形合成器校正输出波形的示例的示图。
[0015]图5是说明根据本发明的一个示例性实施例使用波形合成器校正输出波形的示例的示图。
[0016]图6、图7和图8示出根据本发明的一个示例性实施例的相位失配校准的示例。
[0017]图9是说明根据本发明的一个示例性实施例用于独立可控制的上升延迟和下降延迟的相位插值方法的示例的示图。
[0018]图10是说明根据本发明的一个示例性实施例用于输出波形合成器的修改四相多路复用器的示例的示图。
[0019]图11是说明根据本发明的一个示例性实施例的输出波形合成器的系统级框图的示例的示图。
【具体实施方式】
[0020]以下，参考示出本发明的示例性实施例的附图对本发明进行更加全面的说明。本发明可具体表现为多种不同形式但其并不应被理解为仅局限于在此所述的实施例。相反，这些示例性实施例被提供使得本公开更充分且能全面地将本发明的范围传达给本领域的技术人员。在附图中，图层和区域的尺寸和相对大小为了清楚可识可被扩大。附图中的相同参考符号表不相同的兀素。
[0021]为了克服相位失配问题，提出了基于相位插值器(PI，Phase Interpolator)的输出波形合成器。由于使用相位插值器在子速率时钟域中进行全部的波形控制，因此功率开销是可以忽略的。
[0022]图4是说明根据本发明的一个示例性实施例使用波形合成器的校正输出波形的示例的示图。如图4所示，波形控制按两步骤进行:1)零交叉调整，2)相位调整。当两相邻分支被同时打开/关闭时则引起非理想零交叉点。当两相邻分支被同时关闭时增加的零交叉则会出现。同样地，减少的零交叉伴随着同时激活而出现。当每个分支的激活时间由于多相时钟信号中的相位失配而不平衡时则会出现占空比失配。mi表示一个单元间隔(OneUnit Interval) 0因此，多相时钟信号的间隔在相位调整的步骤中可根据1Π进行调整。
[0023]图5是说明根据本发明的一个示例性实施例使用波形合成器校正输出波形的示例的示图。为了调整输出波形的零交叉和占空比，应独立地控制每个时钟相位的上升沿(rising edge)和下降沿(falling edge)。例如,如图5所示,使用被分成四组的八个相位插值器(PI,Phase Interpolator)。八个相位插值器从时钟发生器中插补四个时钟相位且生成独立的八个相位时钟信号。
[0024]使用从眼开检测电路EOM中获取的与四个时钟相位的每一个相对应的眼信息来调整四个时钟相位。对于零交叉调整，调整下降沿的相位插值器可校准下降沿的对应相位以防止两相邻分支被同时打开/关闭。然后，获取用于下降沿校准的控制码。且调整下降沿和上升沿的八个相位插值器可校准下降沿和上升沿的对应相位。针对上升沿，控制码为了上升沿相位差异的校正可增加或减少，且针对下降沿，控制码可被添加至获取的控制码中。例如，为了时钟占空比的校准可控制调整下降沿的相位插值器以使占空比的比率校正为50%。此后，八个相位插值器可控制上升沿和下降沿以调整多相时钟信号的每个相位的间隔。
[0025]图6、图7和图8示出根据本发明的一个示例性实施例的相位失配校准的示例。图6示出了当占空比比率大于50%且相位间隔大于IUI时的时序图。图7示出了占空比比率校正为50%的时序图。但相位间隔仍然不是1UI。图8示出了具有270度的上升沿和下降沿相位的间隔以使占空比比率可校正为50%且相位间隔可被调整为IUI的时序图。
[0026]图9是说明根据本发明的一个示例性实施例用于独立可控制的上升延迟和下降延迟的相位插值方法的示例的示图。来自图5所示每组的两输出时钟相当于具有如图9所示的独立可控制的上升延迟和下降延迟的单一相位时钟。其是因为仅包含上升沿的半个周期影响一个分支的操作且包含下降沿的另外半个周期影响另外一个分支的操作。
[0027]图10是说明根据本发明的一个示例性实施例用于输出波形合成器的修改四相多路复用器的示例的示图。其能克服由各种失配引起的所有潜在的确定性抖动。此外，通过控制插值系数可很容易地实现模式相关输出波形整形。
[0028]图11是说明根据本发明的一个示例性实施例的输出波形合成器的系统级框图的的示例的示图。输出波形合成器包括片上(on-chip)眼开检测电路Ε0Μ，多个相位插值器“PI x8”,和片外(off-chip)微控制器单兀(MCU, Micro Controller Unit)。在通电过程中，执行一次微控制器单元控制的输出波形校准。最初，片上测试图形发生器(TPG，Test Pattern Generator)将测试图形传送至串行化器(serializer) 〃4:1多路复用器MuX(Multiplexer)。内部的眼开检测电路可测定输出驱动器的输出以数量化测定传送的输出的信号眼图且将测定的信号眼图报告给微控制器单元。然后，微控制器单元通过使用预先定义的校准算法更新相位插值器的相位控制码。“Clock Gen.”和“Output DRV “分别表不用于生成时钟的时钟发生器(Clock Generator)和用于生成控制信号的输出驱动器(Output Driver)。
[0029]根据本发明的示例性实施例可被记录在包括程序指令的计算机可读介质上，所述程序指令可被计算机实现以执行各种操作。介质还可包括单独的程序指令、数据文件、数据结构等或它们的组合。媒体和程序指令可是针对本发明的意图而特别设计和构建的，或其也可是对计算机软件领域的技术人员而言熟悉和可获取的。
[0030]在不超出本发明的技术思想或范围内所能进行的各种修改和变形对所属【技术领域】的技术人员来说是显而易见的。因此，其目的是本发明覆盖在随附的权利要求及其等同项的范围内所提供的发明的修改和变形。
【权利要求】
1.一种用于低功率宽带发射机的输出波形合成器，所述输出波形合成器包括: 2N个相位插值器，控制由时钟发生器生成的N个不同相位时钟信号的上升沿和下降沿，N是正偶数， 其特征在于，所述2N个相位插值器的2N个输出被输入作为N:1多路复用器的时钟信号。
2.如权利要求1所述的输出波形合成器，其特征在于，所述N个不同相位时钟信号的第η个时钟信号具有((η-1)*(2π/Ν))相位，且η是I至N的自然数。
3.如权利要求2所述的输出波形合成器，其特征在于，所述2Ν个相位插值器被分类为N个组，且所有第η个时钟信号和第(η+1)个时钟信号被输入至包含在所述N个组的第η个组的两个相位插值器中的每一个。
4.如权利要求3所述的输出波形合成器，其特征在于，所述两个相位插值器的两个输出被用作为具有独立可控制的上升延迟和下降延迟的单一相位时钟。
5.如权利要求1所述的输出波形合成器，其特征在于，所述2Ν个相位插值器进一步调整所述N个不同相位时钟信号中的时钟重叠周期和相位对齐中的至少一个。
6.如权利要求1所述的输出波形合成器，进一步包括: 眼开检测单元，测定输出驱动器的输出以数量化测定所述N:1多路复用器的输出的信号眼图，和微控制器单元，接收所述测定的信号眼图，且使用所述测定的信号眼图和预先定义的校准算法更新所述2Ν个相位插值器的相位控制码。
7.如权利要求4所述的输出波形合成器，其特征在于，所述2Ν个相位插值器和所述眼开检测单元包含在具有所述N:1多路复用器和所述时钟发生器的芯片中，且位于所述芯片外部的所述微控制器单元与所述2Ν个相位插值器和所述眼开检测单元连接。
【文档编号】H03K5/15GK104052438SQ201410095500
【公开日】2014年9月17日 申请日期:2014年3月14日 优先权日:2013年3月15日
【发明者】裵玄民, 尹泰勋, 尹钟赫 申请人:万亿广场有限公司