振荡器及锁相环的制作方法
【专利摘要】本发明涉及具备以少的部件个数具有高特性的电感器件的省面积的振荡器及使用该振荡器的锁相环。本发明具有：振荡电路元件，在元件基板设置有由包括第1基板端子和第2基板端子的至少3个基板端子构成的基板端子组和连接在第1基板端子与第2基板端子之间的电容部；装配部，具有由至少一个外部端子构成的外部端子组，搭载振荡电路元件；多个电感线路，由连接在基板端子组中的至少3个基板端子与外部端子的至少一个之间的布线形成在至少3个基板端子之间；以及开关电路，设置在元件基板，控制多个电感线路的连接状态。
【专利说明】
振荡器及锁相环
【技术领域】
[0001]本发明涉及锁相环，特别是，涉及在锁相环中使用的振荡器。
【背景技术】
[0002]锁相环(以下,称为PLL (Phase Locked Loop))是生成相位与作为基准信号的输入信号同步的信号而进行输出的振荡电路。PLL例如具有根据输入的电压输出周期性的振荡信号的压控振荡器(以下，称为VCO (Voltage Controlled Oscillator))。PLL以使输入信号与VCO输出的振荡信号的相位同步的方式对输入信号和振荡信号进行比较和控制,输出其同步后的信号。VCO由电容器等电容器件和线圈等电感器件等构成。
[0003]在专利文献I中，公开了具有在LC振荡电路的线圈的中点结合有保护元件的结构的LC电路及使用该LC电路的PLL。在专利文献2中，公开了具有呈矩阵状配置的结合区(bonding pad)、连接结合区之间的图案(pattern)边、以及连接任意两个结合区的接合线(bonding wire)的电感器元件。在专利文献3中，公开了具有布线基板、由设置在布线基板的布线图案和以在邻接的布线图案的每一个上呈圆弧状立起的方式设置的多个线构成的螺旋线圈的电感器元件。
[0004]现有技术文献专利文献
专利文献1:特开2003-60435公报；
专利文献2:特开2002-75735公报；
专利文献3:特开2005-26384公报。
【发明内容】
[0005]发明要解决的课题
近年来，随着高频电路的应用领域拓宽，对电路的小型化和低成本化的要求不断提高。特别是，在无线领域中，有着追求集成了从基带部到高频模拟部的所谓的单片LSI的趋势。此外，在模块单位中，也期望减少安装基板上的部件尺寸和部件个数。
[0006]另一方面，当考虑噪声、功耗等特性时，作为VCO的电感器件，一般使用外设的贴片电感(chip coil)等绕线电感器。但是，使用绕线电感器伴随着安装面积的扩大。此外，外设的绕线电感器与其它部件相比是高价的。因而，会导致部件个数的增加、成本增加。
[0007]作为谋求部件个数的削减的VC0，已知有内置螺旋电感器的VC0。由于螺旋电感器由使用基板上的布线层的导体布线形成，所以不需要追加构成电感器件的部件。但是，因为布线电阻高、由于在基板上产生的涡电流而损失信号等主要原因，所以螺旋电感器与贴片电感相比，Q值非常小。因而，会引起噪声增加、功耗的增加等问题。
[0008]本发明鉴于上述的方面而完成，其目的在于，提供具备以少的部件个数具有高特性的电感器件的省面积的振荡器及使用该振荡器的锁相环。
[0009]用于解决课题的方案本发明的特征在于，具有:振荡电路元件，在元件基板设置有由包括第I基板端子和第2基板端子的至少3个基板端子构成的基板端子组和连接在第I基板端子与第2基板端子之间的电容部；装配部，具有由至少一个外部端子构成的外部端子组，搭载振荡电路元件；多个电感线路，由连接在基板端子组中的至少3个基板端子与外部端子的至少一个之间的布线形成在至少3个基板端子之间；以及开关电路，设置在元件基板，控制多个电感线路的连接状态。
【专利附图】
【附图说明】
[0010]图1是说明实施例1的PLL 10的结构的框图。
[0011]图2中，(a)是示出VCO 13的结构的图，(b)是示出VCO 13的电感部23的等价电路的电路图。
[0012]图3是示出实施例1与比较例I的电感L和Q值的比较的图。
[0013]图4中，(a)?(C)是说明实施例2的PLL 30和PLL 30中的VCO 31的结构的图。
[0014]图5中，Ca)和(b)是说明实施例2的变形例I和2的VCO 41和44的结构的图。
[0015]图6中，Ca)和(b)是说明实施例2的变形例3的VCO 47的结构的图。
[0016]图7中，Ca)和(b)是说明实施例2的变形例4的VCO 50的结构的图。
[0017]图8是说明实施例3的VCO 51的结构的图。
【具体实施方式】
[0018]本发明是着眼于如下的方面来完成的，即，使用接合线等外部布线作为VCO等振荡器的LC电路中的电感器件，此外，使得能够调整电感。在以下的实施例中，对使用压控振荡器(Voltage Controlled Oscillator:VC0)作为振荡器的情况进行说明。以下,对本发明的实施例的PLL (Phase Locked Loop:锁相环)和VCO进行详细说明。
[0019][实施例1]
图1是说明本发明的实施例1的PLL 10的结构的框图。PLL 10由相位比较器11、环路滤波器12、VCO 13、电容控制电路14、以及分频器15构成。相位比较器11将输入信号(基准信号)与由分频器15对VCO 13输出的振荡信号进行分频的分频信号进行比较，生成与其相位差相应的比较信号。由相位比较器11生成的比较信号向环路滤波器12进行供给。相位比较器11例如由逻辑电路和电荷泵(未图示)构成。
[0020]环路滤波器12对从相位比较器11供给的比较信号进行频率滤波，生成滤波信号。由环路滤波器12生成的滤波信号供给到VCO 13。环路滤波器12例如由隔断信号的高频区域的成分的低通滤波器构成。
[0021]VCO 13生成具有与从环路滤波器12供给的滤波信号相应的频率的振荡信号。VCO13具有电容部和电感部。VCO 13通过使电容部中的电容(capacitance)和/或电感部中的电感变化来生成频率不同的振荡信号。来自VCO 13的振荡信号向外部输出，并且供给到分频器15。对VCO 13的详细结构，参照图2进行后述。
[0022]电容控制电路14生成控制设置在VCO 13中的电容部的多个电容器的每一个的导通和不导通的电容控制信号CCS，将电容控制信号CCS供给到VCO 13。另外，电容控制信号CCS也可以不通过电容控制电路14而通过例如外部的输入(未图示)供给到VCO 13。
[0023]分频器15具有对输入的信号的频率进行分频的功能。分频器15将从VCO 13供给的振荡信号变换为具有其整数分之一的频率的信号(分频信号)。由分频器15生成的分频信号供给到相位比较器11。
[0024]图2 (a)是示出VCO 13的结构的电路图。图中用虚线包围的部分分别示出VCO 13的各构件。此外，图中的?点示出连接点。以下，对VCO 13的各构件进行说明。
[0025]VCO 13具有电流源21。电流源21具有在VCO 13的电路中流过恒定的电流的功能。电流源21例如由MOSFET等晶体管构成，与形成在元件基板上的作为连接盘的基板端子21A连接。基板端子21A经由接合线与外部端子21B连接。
[0026]VCO 13具有电容部22。电容部22具有相互以并联方式连接的电容粗调部22A和电容微调部22B。电容部22连接在基板端子23A1 (第I基板端子)与基板端子23A4 (第2基板端子)之间。电容部22的电容值(以下，称为电容)C能由电容粗调部22A和电容微调部22B的电容来决定。
[0027]电容粗调部22A由开关电容元件构成，所述开关电容元件由多个电容器和开关构成。电容粗调部22A根据来自电容控制电路14的电容控制信号CCS来切换开关而切换连接的电容器，由此，其电容变化。电容微调部22B由可变电容二极管(变容二极管)构成。在电容微调部22B中，其电容根据来自环路滤波器12的滤波信号FS而变化。电容部22的电容C根据来自电容控制电路14的电容控制信号CCS和来自环路滤波器12的滤波信号FS而变化。
[0028]如图2 Ca)所示，VCO 13具有以并联方式与电容部22连接的电感部23。电感部23具有形成在元件基板上的作为连接盘的4个基板端子(基板端子23A1?23A4)、两个外部端子(外部端子23B1和23B2)、4个接合线(接合线BW1、BW2、BW3以及BW4)。为了说明的方便，以下将电感部23的一方的端部称为端部A，将另一方的端部称为端部B。此外，将作为与电容部22连接的基板端子的基板端子23A1和23A4分别作为第I基板端子和第2基板端子，将作为其它基板端子的基板端子23A2和23A3作为第3基板端子。S卩，电容部22和电感部23相互以并联方式连接在第I基板端子与第2基板端子之间，电感部23经由第3基板端子形成在第I基板端子与第2基板端子之间。
[0029]接合线BWl和BW2在基板端子23A1与23A2之间形成了电感线路LI。具体地说，电感线路LI由经由(通过)外部端子23B1连接在基板端子23A1与基板端子23A2之间的接合线BWl和BW2构成。同样地，在基板端子23A3与23A4之间形成有电感线路L2。另外，基板端子23A2与23A3之间经由基板内布线IC进行连接。
[0030]如图2 (a)所示，电感部23以如下方式构成，S卩，从端部A侧起按顺序以串联方式连接有基板端子23A1、接合线BW1、外部端子23B1、接合线BW2、基板端子23A2、基板内布线1C、基板端子23A3、接合线BW3、外部端子23B2、接合线BW4、以及基板端子23A4而到达端部B0
[0031]在图2 (b)中示出了端部A与端部B之间的电感部23的等价电路。如图2 (b)所示，电感部23的电感值(以下，称为电感)L能由4个接合线(两个电感线路)的电感之和来决定。即，电感部23由接合线构成。
[0032]VCO 13的振荡频率根据由电容部22 (电容粗调部22A和电容微调部22B)和电感部23构成的谐振电路的谐振频率来决定。因而,通过使电容部22的电容C变化，从而使VCO 13输出的振荡信号的频率变化。
[0033]VCO 13具有以并联方式与电容部22和电感部23连接的负电阻部24。负电阻部24具有相互以并联方式连接的第I负电阻部24A和第2负电阻部24B。第I负电阻部24A例如由彼此的栅极和漏极互相连接(通过所谓的交叉耦合)的一对P沟道MOS构成。第2负电阻部24B由彼此的栅极和漏极互相连接的一对N沟道MOS构成。负电阻部24生成抵消存在于电容部22 (电容粗调部22A和电容微调部22B)和电感部23中的寄生电阻的负电阻。
[0034]电感部23的外部端子23B1、23B2和电流源21的外部端子21B例如由搭载元件基板的半导体封装(以下，仅称为封装)的内部引线构成。此外，在元件基板上，例如，不仅是VCO 13的电流源21、电容部22以及负电阻部24，还形成有相位比较器11等PLL 10的其它构成要素。
[0035]在本说明书中，将搭载包括元件基板和外部端子的VCO 13的整体的构件称为装配部。在本实施例中，装配部由封装构成，外部端子组由设置在封装中的引线框的内部引线构成。此外，将构成VCO 13的构件中的形成在元件基板上的构件即电流源21、电容部22、基板端子23A1?23A4、负电阻部24称为振荡电路元件(图2 (a)中的包含在单点划线下方的部分的构成要素)。
[0036]因而，本实施例的VCO 13由振荡电路元件、装配部以及多个电感线路构成，其中，振荡电路元件形成在元件基板上，装配部搭载有振荡电路元件，具有外部端子，电感线路由在多个基板端子与至少一个外部端子之间进行连接的接合线形成在基板端子之间。此外，电感部23由元件基板上的基板端子、装配部上的外部端子、以及在基板端子与外部端子之间进行连接的接合线构成。
[0037]图3是示出VCO 13的电感L和Q值的曲线图。为了评价VCO 13的特性，制作了电感部由贴片电感构成的情况下的比较例。比较例的VCO除了电感部由贴片电感构成这一点以外，具有与实施例1的VCO 13同样的结构。
[0038]图3的左侧的曲线图是比较实施例和比较例的电感L的曲线图。图中的横轴示出频率，纵轴示出电感。如图所示，实施例和比较例中的电感之差大致为零。因而，可知本实施例的VCO 13能实现与贴片电感同等的电感L。
[0039]图3的右侧的曲线图是比较实施例和比较例的Q值的曲线图。图的横轴示出频率，纵轴示出Q值。如图所示，可知实施例的VCO 13具有比比较例的VCO高的Q值。此外，可知在局部还存在具有大约2倍的Q值的区域。因而，可知本实施例的VCO 13能输出具有比贴片电感高的Q值的振荡信号。
[0040]在本实施例中，电感部23由接合线构成。因而，与使用贴片电感作为电感器件的情况相比，能谋求安装面积的减小。因而，能谋求振荡电路元件的小型化、封装的小型化。此夕卜，因为未使用贴片电感，所以能谋求部件个数的削减。此外，能构成具有与贴片电感同等或其以上的高特性的电感部。此外，本实施例的VCO具有由电容器构成的电容粗调部和由变容二极管构成的电容微调部。因而，能精确地调整(控制)从VCO (从PLL)输出的振荡信号的频率。
[0041]另外，虽然在本实施例中对由两个电感线路构成电感部的情况进行了说明，但是，电感线路的数量不限于此。此外，虽然对电感线路由接合线形成的情况进行了说明，但是，电感线路只要是具有电感性的布线即可，而不限定于接合线。
[0042][实施例2]
图4 (a)是说明实施例2的PLL 30的结构的框图。PLL 30具有与PLL 10具有同样的结构的相位比较器11、环路滤波器12、以及分频器15。PLL 30具有根据来自环路滤波器12的滤波信号FS、来自电容控制电路14的电容控制信号CCS、以及来自电感控制电路35的电感控制信号ICS输出具有不同的频率的振荡信号的VCO 31。VCO 31输出的振荡信号输出到外部，并且供给到分频器15。
[0043]图4 (b)是说明PLL 30的VCO 31的结构的电路图。VCO 31除了具有开关电路32这一点以外，具有与VCO 13同样的结构。为了使图清楚并容易理解，在图4 (b)中，只示出了开关电路32和电感部33 (端部A与端部B之间的部分)。
[0044]VCO 31具有电感部33，所述电感部33具有由4个接合线构成的两个电感线路。电感部33具有由3个基板端子33A1?33A3构成的基板端子组33A、由两个外部端子33B1和33B2构成的外部端子组33B、以及经由每个基板端子和每个外部端子以串联方式连接在端部A与B之间的4个接合线BWl?BW4。
[0045]如图4 (b)所示，基板端子组33A具有基板端子33A1?33A3呈一列排列而配置的结构。此外，外部端子组33B具有外部端子33B1和33B2呈一列排列而配置的结构。此夕卜，基板端子组33A与外部端子组33B相向地配置。
[0046]接合线BWl?BW4以串联方式连接在作为第I和第2基板端子的基板端子33A1和基板端子33A3之间。此外，两个接合线BWl和BW2在基板端子33A1和基板端子33A2之间形成I个电感线路LI。具体地说，电感线路LI由经由外部端子33B1对基板端子33A1与33A2之间进行连接的接合线构成。同样地，在基板端子33A2与33A3之间形成有由经由外部端子33B2连接的两个接合线BW3和BW4构成的电感线路L2。S卩，两个电感线路LI和L2以串联方式连接在第I基板端子23A1与第2基板端子23A3之间。
[0047]在本实施例中，以从端部A起到达基板端子(第I基板端子)33A1、外部端子33B1、基板端子33A2、外部端子33B2、基板端子(第2基板端子)33A3、端部B的方式，串联地连接有接合线(电感线路)。
[0048]VCO 31具有使电感部33的电感L变化的开关电路32。开关电路32具有使电感线路LI短路的功能。开关电路32具有连接在连接有电感线路LI的基板端子(基板端子33A1和33A2)之间的开关元件SW。
[0049]VCO 31具有控制开关元件SW的导通和不导通的电感控制电路35。电感控制电路35生成控制开关元件SW的导通和不导通的电感控制信号ICS。开关电路32和电感控制电路35例如形成在元件基板(硅基板)上。
[0050]开关电路32具有开关元件SW，所述开关元件相对于两个基板端子33A1和33A2之间的电感线路LI以并联方式连接，切换基板端子33A1和33A2之间的导通和不导通。作为开关元件SW，例如能使用MOSFET或双极晶体管等晶体管。
[0051]在图4 (C)示出了 VCO 31的开关电路32和电感部33的等价电路。如图4 (C)所示，能通过开关元件SW来切换连接电感部内的电感线路的数量(即，接合线的长度)。例如，在开关元件SW是不导通状态的情况下，在基板端子33A1和33A3之间连接有电感部33中的全部的接合线BWl?BW4。因而，电感部33的电感L由以串联方式连接的电感线路LI和L2构成。
[0052]另一方面，在开关元件SW是导通状态的情况下，接合线BWl和BW2即电感线路LI短路。因而，在基板端子33A1和33A3之间连接有接合线BW3和BW4。因而，电感部33的电感L只是电感线路L2。
[0053]在本实施例中，能通过开关电路来选择或切换构成电感部的电感线路。即，能通过开关电路来控制电感线路的连接状态。因而，能在同一电路中切换电感部的电感L，即，切换振荡频带。
[0054]此外，与实施例1同样地，在本实施例中，也能通过来自环路滤波器12的滤波信号FS和来自电容控制电路14的电容控制信号CCS控制电容部22的电容。因而，在本实施例中，能通过来自开关电路的电感控制信号进行频带的调整，能通过来自电容控制电路的电容控制信号进行频率的粗调，能通过来自环路滤波器的滤波信号进行频率的微调。因而，能在同一电路中实现VCO (PLL)的宽带化、多频带化。当然，还有助于元件和封装的小型化。
[0055]另外，虽然在本实施例中对由3个基板端子、两个外部端子、以及4个接合线(两个电感线路)构成电感部的情况进行了说明，但是，各构件的数量不限定于此。例如，也可以由5个基板端子、4个外部端子、以及8个接合线构成电感部。此外，还可以使用这以上的数量的构件构成电感部。
[0056]此外，虽然在本实施例中对由I个开关元件构成开关电路的情况进行了说明，但是，开关元件的数量不限定于此。例如，也能由多个开关元件构成开关电路。
[0057]此外，由于在本实施例中对使用3个基板端子的情况进行了说明，所以，由开关电路进行连接的基板端子的一方是构成电感部的端部的基板端子(第I基板端子)。但是，由开关电路进行连接的基板端子不必是构成电感部的端部的基板端子。开关电路只要连接在任意的两个基板端子之间即可。
[0058]此外，虽然对VCO具有控制开关电路的开关元件的导通和不导通的电感控制电路的情况进行了说明，但是，对开关电路的控制不限定于此。例如，也可以是，开关电路具有连接在与电感线路连接的基板端子之间的开关元件，VCO具有输入控制开关元件的导通和不导通的电感控制信号的输入部(未图示)。即，开关元件的导通和不导通的控制可以不是通过电感控制电路而是通过元件基板外的输入部来进行。
[0059]此外，虽然对通过I个电感控制信号来切换开关电路的I个开关元件的情况进行了说明，但是，电感控制信号的数量以及进行连接和控制的开关元件的数量不限定于此。例如，也可以是，开关电路具有两个开关元件，电感控制电路通过I个电感控制信号同时进行该两个开关元件的导通和不导通的控制。此外，还可以通过两个电感控制信号独立地进行两个开关元件的控制。
[0060]图5 Ca)是说明实施例2的变形例I的VCO 41的结构的电路图。VCO 41除了开关电路和电感部的结构以外，具有与VCO 31同样的结构。VCO 41具有由4个电感线路(8个接合线)构成的电感部43和由4个开关元件构成的开关电路42。
[0061]电感部43具有由5个基板端子(基板端子43A1?43A5)构成的基板端子组43A、由4个外部端子(外部端子43B1?43B4)构成的外部端子组43B、以及由经由每个基板端子和每个外部端子以串联方式连接在第I基板端子43A1和第2基板端子43A2之间的8个接合线形成的4个电感线路LI?L4。
[0062]开关电路42具有以使电感线路LI和L4短路的方式构成的4个开关元件SWl?SM。开关电路42通过两个电感控制信号ICSl和ICS2来控制开关元件SWl?SW4的导通和不导通。
[0063]在输入电感控制信号ICSl的情况下，即，在开关元件SWl和SW2是导通状态的情况下，电感部的电感为电感线路LI?L4。另一方面，在输入电感控制信号ICS2的情况下，即，在开关元件SW3和SW4是导通状态的情况下，电感线路LI和L4短路，电感部的电感为电感线路L2和L3。
[0064]图5 (b)是说明实施例2的变形例2的VCO 44的结构的电路图。VCO 44除了开关电路和电感部的结构以外，具有与VCO 31同样的结构。VCO 44具有由5个电感线路(10个接合线)构成的电感部46和由两个开关元件构成的开关电路45。
[0065]电感部46具有6个基板端子(基板端子46A1?46A6)、5个外部端子(外部端子46B1?46B5)、以及由经由每个基板端子和每个外部端子以串联方式连接在第I基板端子46A1和第2基板端子46A6之间的10个接合线形成的5个电感线路(电感线路LI?L5)。
[0066]开关电路45具有以使电感线路L2?L4短路的方式构成的开关元件SWl和以使电感线路L3短路的方式构成的开关元件SW2。如图5 (b)所示，开关电路45通过电感控制信号ICSl和ICS2来控制开关元件SWl和开关元件SW2各自的导通和不导通。
[0067]在上述的变形例I和2中，能具体地控制进行短路的电感线路，能以更高的自由度控制电感L，进而控制频率。
[0068]另外，当考虑电感特性时，优选开关的数量少。这是因为，开关的个数越少，就越能减小开关自身的电阻，对电感L造成的影响就变得越小。此外，还能通过少的开关的数量来谋求小型化。
[0069]图6 (a)是说明实施例2的变形例3的VCO 47的结构的图。VCO 47除了开关电路48和电感部49的结构以外，具有与VCO 31同样的结构。VCO 47的电感部49由包括设置在印刷基板上的PCB布线的布线构成。
[0070]电感部49具有4个基板端子49A1?49A4、4个外部端子49B1?49B4、以及由以并联方式连接在第I基板端子49A1与第2基板端子49A4之间的4个接合线和两个PCB布线形成的两个电感线路LI和L2。构成电感线路的布线与印刷基板上的PCB布线连接。
[0071]电感线路LI由连接第I基板端子49A1和外部端子49B1的接合线BWl、连接在外部端子49B1与外部端子49B4之间的PCB布线PLl、以及连接在外部端子49B4与第2基板端子49A4之间的接合线BW2构成。接合线和PCB布线之间由连接封装上的外部端子和印刷基板上的布线端子(未图示)的引线构成。同样地，电感线路L2由接合线BW3、BW4和经由印刷基板连接在接合线之间的PCB布线PL2构成。
[0072]开关电路48具有以选择电感线路LI和L2的任一个进行导通的方式构成的开关元件SWl?SW4。开关元件SW?SW4的导通和不导通由电感控制信号ICSl和ICS2进行控制。
[0073]在图6 (b)示出了 VCO 47的开关电路48和电感部49的等价电路。如图6 (b)所示，在输入电感控制信号ICS1、开关元件SWl和SW2是导通状态的情况下，成为在第I和第2基板端子之间连接有电感线路LI的状态，另一方面，在输入电感控制信号ICS2、开关元件SW3和SW4是导通状态的情况下，成为在第I和第2基板端子之间连接有电感线路L2的状态。
[0074]在本变形例中，电感线路不仅由接合线构成，还由印刷基板上的PCB布线构成。PCB布线与接合线相比，能具体地决定和实现其长度和宽度。因而，能实现自由度高的准确的电感线路和电感L。
[0075]另外，在本变形例中，VCO 47遍及元件基板、封装以及封装外的印刷基板而形成。因而，搭载振荡电路元件(除外部端子组、接合线、以及PCB布线以外的VCO的构成构件)的装配部是封装的内部引线和印刷基板。
[0076]此外，在本变形例中，电感线路由PCB布线构成。在本说明书中，将构成包括接合线和PCB布线的电感线路的布线的整体仅称为布线。
[0077]图7 Ca)是说明实施例2的变形例4的VCO 50的结构的图。VCO 50除了电感部52的结构以外，具有与VCO 31同样的结构。开关电路51和基板端子组52A具有与VCO 31的开关电路32和基板端子组33A同样的结构。
[0078]电感部52由作为基板端子组52A的硅基板上的端子、作为外部端子组52B的设置在裸片盘(die pad)上的导电端子、以及由连接在基板端子组52A与外部端子组52B之间的接合线BWl?BW4构成的电感线路LI和L2构成。裸片盘例如是与接地的引线(未图示)连接、将硅基板固定在封装内的、由导电体构成的构件。
[0079]图7 (b)是具备包括本变形例的VCO 50的振荡器的封装、裸片盘、以及硅基板的俯视图。为了使图清楚，在图中，只示出了 VCO 50的电感部52，省略了开关电路51等其它构件。此外，为了进行说明，示出了封装内的内部引线。在本变形例中，对振荡器构成在QFN封装(Quad Flat Non-1eaded Package:四侧无引脚扁平封装)的情况进行说明。如图7 (b)所示，VCO 50的电感部52不使用封装的内部引线而构成。
[0080]VCO 50的外部端子52B1和52B2 (外部端子组52B)作为设置在裸片盘上的导电端子而构成。具体地说，通过在裸片盘设置绝缘区域IR、在绝缘区域IR内形成导电材料，从而构成外部端子52B1和52B2。电感线路LI和L2由经由外部端子52B1和52B2连接在第I基板端子52A1与第2基板端子52A3之间的接合线构成。
[0081]在本变形例中，具有外部端子、搭载振荡电路元件的装配部是裸片盘。此外，电感线路由利用接合线的布线构成。即，装配部由裸片盘构成，构成电感线路的布线由接合线构成。
[0082]在本变形例中，具有能不使用封装的内部引线而构成电感线路的优点。此外，由此能将内部引线作为其它的布线用而使用，设计的自由度会提高。此外，能在电感L不会经由内部引线而被外部的影响所左右的情况下设定严密的电感L。
[0083]另外，虽然在本变形例中对经由外部端子在邻接的基板端子之间构成电感线路的情况进行了说明，但是，也可以通过接合线对外部端子彼此进行连接而在基板端子之间形成电感线路。此外，还能将作为外部端子的导电端子例如呈线状地设置在裸片盘上而将该线状的每一个与基板端子连接。即，电感线路不仅能由基板端子(导电端子)与外部端子之间的接合线构成，还能由裸片盘上的导电端子中的布线构成。因而，电感L的设计自由度进一步提闻。
[0084][实施例3]
图8是说明实施例3的VCO 61的结构的电路图。VCO 61除了电感部和开关电路的结构以外，具有与VCO 13同样的结构。为了使图清楚，只示出了开关电路62和电感部63。
[0085]电感部63由3个基板端子63A1?63A3、I个外部端子63B、以及连接每个基板端子与外部端子63B的3个接合线BW11、BW12和BW2构成。
[0086]电感部63具有连接在基板端子63A1与63A3之间的电感线路LI和连接在基板端子63A2与63A3之间的电感线路L2。电感线路LI和L2将外部端子63B作为共同端子，相互以并联方式连接在外部端子63B (共同端子)与基板端子63A1?63A3之间。
[0087]具体地说，开关电路62具有:分别连接基板端子63A1以及63A2与外部端子63B(共同端子)的接合线BW11、BW12 ;以及连接共同端子与作为其它基板端子的基板端子63A3的接合线BW2。
[0088]VCO 61具有选择电感线路设为导通状态的开关电路62。开关电路62使上述以并联方式连接的电感线路LI和L2中的任一个导通、另一个不导通(选择电感线路LI和L2的任一个，使其导通)。
[0089]开关电路62具有使电感线路LI和L2的任一个导通的开关元件SWl和SW2。开关元件SW的导通和不导通由电感控制信号ICS进行控制。在开关元件SWl是导通状态的情况下，基板端子63A1和63A3之间导通，电感部63的电感L为电感线路LI。此外，在开关元件SW2是导通状态的情况下，电感部63的电感L为电感线路L2。
[0090]关于接合线的电感L，由于形成所需的长度的接合线是困难的，所以，一般来说，制造上的偏差大。因而，严格来说，制作具有所需的电感L的接合线是困难的。在本实施例中，通过从不同的基板端子对I个共同端子进行引线接合，从而形成了具有细微不同的长度的多个接合线。能通过从该具有不同的长度的接合线中选择具有所需的电感L的接合线而使其导通，从而进行电感L的微调。因而，能抑制由接合线的制造偏差造成的对电感L的影响。
[0091]电感部62的共同端子63B经由接合线BW2与另一个基板端子63A3连接。在本实施例中，能通过选择具有细微不同的长度(电感L)的电感线路而使其导通，从而对电感部的电感L进行微调。因而，能对VCO 61的振荡信号的频率进行微调。
[0092]另外，虽然在本实施例中对选择两个电感线路的任一个的情况进行了说明，但是，选择对象的电感线路不限定于此。例如，在将多个基板端子与共同端子进行连接的情况下，能进行更严密的电感L的微调。
[0093]此外，本实施例还能组合上述的实施例2和3来实现。例如，在组合实施例2和实施例3的情况下，能进行电感部的电感L的变更，S卩，能进行VCO的频带的变更及其微调。
[0094]在上述中，VCO具有:振荡电路元件，在元件基板设置有由包括第I基板端子和第2基板端子的至少3个基板端子构成的基板端子组和连接在第I基板端子与第2基板端子之间的电容部；装配部，具有由至少一个外部端子构成的外部端子组，搭载振荡电路元件；多个电感线路，由连接在至少3个基板端子与外部端子的至少一个之间的布线形成在至少3个基板端子之间；以及开关电路，设置在元件基板，控制多个电感线路的连接状态。因而，能提供电感L和Q值等电感特性高、部件个数少的小型的振荡器。此外，能提供高性能的PLL。
[0095]另外，在上述中，对使用VCO作为振荡器的情况进行了说明，此外，对将PLL作为用途的振荡器进行了说明。但是，本发明能应用于使用LC电路的所有的振荡器。
[0096]附图标记说明 10,30:PLL ；
13、31、41、44、47、50、61:VC0 ；23、33、43、46、49、52、63:电感部；
32、42、45、48、51、62:开关电路；
23A、33A、43A、46A、49A、52A、63A:基板端子组；23B、33B、43B、46B、49B、52B、63B:外部端子组；Bffl?BW4:接合线；
PL1、PL2:PCB 布线；
LI?L5:电感线路；
SffU SW2:开关元件。
【权利要求】
1.一种振荡器,其特征在于,具有: 振荡电路元件，在元件基板设置有:基板端子组，由包括第I基板端子和第2基板端子的至少3个基板端子构成；以及电容部，连接在所述第I基板端子与所述第2基板端子间；装配部，具有由至少一个外部端子构成的外部端子组，搭载所述振荡电路元件； 多个电感线路，由连接在所述基板端子组中的至少3个所述基板端子与所述外部端子的至少一个之间的布线，形成在所述至少3个基板端子之间；以及 开关电路，设置在所述元件基板，控制所述多个电感线路的连接状态。
2.根据权利要求1所述的振荡器，其特征在于， 所述多个电感线路以串联方式连接在所述第I基板端子与所述第2基板端子之间而形成。
3.根据权利要求1所述的振荡器，其特征在于， 所述多个电感线路以并联方式连接在所述第I基板端子与所述第2基板端子之间而形成。
4.根据权利要求1所述的振荡器，其特征在于， 所述多个电感线路将所述外部端子组中的所述外部端子之一作为共同端子、以并联方式连接在所述共同端子与所述至少3个基板端子之间而形成， 所述开关电路使该以并联方式连接的多个电感线路中的任一个导通，其它不导通。
5.根据权利要求1至4的任一项所述的振荡器，其特征在于， 所述布线包括利用接合线的布线。
6.根据权利要求1至4的任一项所述的振荡器，其特征在于， 所述装配部包括半导体封装， 所述外部端子组由设置在所述半导体封装内的引线框的内部引线构成。
7.根据权利要求1至6的任一项所述的振荡器，其特征在于， 所述装配部包括印刷基板， 所述布线与所述印刷基板的PCB布线连接。
8.根据权利要求1至5的任一项所述的振荡器，其特征在于， 所述装配部包括裸片盘。
9.根据权利要求1至8的任一项所述的振荡器，其特征在于， 所述开关电路具有至少一个开关元件，连接在连接有所述电感线路的两个基板端子之间， 具有电感控制电路，控制所述至少一个开关元件的导通和不导通。
10.根据权利要求1至8的任一项所述的振荡器，其特征在于， 所述开关电路具有至少一个开关元件，连接在连接有所述电感线路的两个基板端子之间， 具有输入部，输入控制所述至少一个开关元件的导通和不导通的电感控制信号。
11.一种锁相环，其特征在于，具有: 相位比较器，比较基准信号与分频信号的相位而生成比较信号； 滤波器，进行所述比较信号的频率滤波而生成滤波信号； 权利要求1至10的任一项所述的振荡器，基于所述滤波信号生成所述振荡电路元件的振荡信号；以及分频器，对所述振荡信号进行分频而生成所述分频信号。
【文档编号】H03L7/18GK104283555SQ201410311343
【公开日】2015年1月14日 申请日期:2014年7月2日 优先权日:2013年7月2日
【发明者】仓持隆 申请人:拉碧斯半导体株式会社