一种用于开关电源的误差放大器的制造方法
【专利摘要】本发明属于模拟集成电路【技术领域】，具体涉及一种用于开关电源的误差放大器。本发明的误差放大器在高压嵌位电路中加入了折返式输出欠压保护的电路结构，利用反馈原理，通过模拟方法限制误差放大器的输出范围，从而使系统更加稳定，避免传统结构需要长时间的调整过程，并实现输出短路保护和上电稳定启动的功能。本发明尤其适用于开关电源的误差放大器。
【专利说明】—种用于开关电源的误差放大器
【技术领域】
[0001]本发明属于模拟集成电路【技术领域】，具体涉及一种用于开关电源的误差放大器。
【背景技术】
[0002]误差放大器是模拟集成电路设计中一种最常用的和最重要的集成电路模块。它主要用于模拟信号量的误差检测与放大，比如在开关电源芯片中，误差放大器用来检测基准电压和反馈采样电压之间的误差并将其放大，产生的误差信号参与后级电路产生PWM波。从电特性来看，误差放大器的要求是趋近理想的增益器件，具有增益高，输入阻抗大，输出阻抗小等特点，同时通常还有宽输入、输出范围的特性，以保证集成误差放大器与信号源、负载或其他集成运放间互联时，便于实现直流电平的配合和缓冲隔离作用。从电路结构来看，误差放大器是一个差动输入，单端输出的直接耦合运算放大器。
[0003]为了保证控制系统的稳定工作，通常需要在误差放大器模块中增加相应的嵌位电路，嵌位电路对于系统有三方面作用:首先，保证开关电源电路在启动时能够限制误差放大器的输出，使占空比逐渐加大，以免造成输出占空比过大从而造成开关管流经电流过大，导致损坏；其次，应该限定误差放大器正常工作时的输出在一定范围之内，避免对系统造成危害；再次，为了使系统电路具有输出短路保护的功能，需要在误差放大器模块对输出采样，并在短路的瞬间限制误差放大器的输出，从而限制开关管的占空比，从而达到保护开关和芯片的作用。除了上面提到的因素以外，在最为常用的电流模式控制应用中，误差放大器的输出通常与系统的电流限设置直接相关。对于误差放大器的输出加以限制，可以便捷地实现对系统电流的控制，从而提高系统可靠性。因此为了保证系统电路能够稳定地工作，同时提高系统的可靠性，设计高性能的误差放大器嵌位电路是非常有必要的。
[0004]传统的误差放大器限位功能通过比较器实现，通过检测EA输出的电压大小，判断是否超出范围，再结合系统控制整体动作完成。这样无法真正控制EA的输出电压，会导致误差放大器输电压会超出范围。而由于从稳定性角度考虑，EA的输出往往需要一个较大的环路补偿电容，这会导致若采用传统的限位电路，EA的输出如果超出范围，恢复到正常输出电压需要很大的调整时间，这无疑会导致系统的异常工作，且可能是无法恢复的损坏。此夕卜，这种控制方法需要额外设计电流限制电路，避免系统出现电流过大，导致损坏。
【发明内容】
[0005]本发明的目的，就是针对上述现有误差放大器嵌位电路结构简单、响应速度慢的问题，提出一种适用于开关电源的误差放大器。
[0006]本发明的技术方案是，如图2所示，一种用于开关电源的误差放大器，其特征在于，该误差放大器由依次连接的误差放大器电路、高电位嵌位电路和折返式电流限电路；其中，误差放大器电路由 PMOS 管 MPl、MP2、MP3、MP4，NMOS 管 MN1、MN2、MN3、MN4、MN5，电容 Q构成；其中，MP4的源极接电源VDD，其栅极接MP2的栅极，其漏极接丽5的漏极；MP4漏极与丽5漏极的连接点接电容Q的一端后作为误差放大器的输出端；电容Q的另一端接地GND ；MN5的源极接地GND，其栅极接MN4的栅极；MP2的源极接电源VDD，其栅极与漏极互连，其漏极接MN2的漏极；MN2的栅极接误差放大器的正输入端，其源极接MN3的漏极；MP1的源极接电源VDD，其栅极与漏极互连，其栅极接MP3的栅极，其漏极接MNl的漏极；MN1的栅极接误差放大器的负输入端，其源极接MN3的漏极；MN3的漏极接偏置镜像电流，其源极接地GND ；MP3的源极接电源VDD，其漏极接MN4的漏极；MN4的栅极和漏极互连，其源极接地GND ；
[0007]高电位嵌位电路由PMOS 管 MP5、MP6、MP7、MP8、MP9 以及 NMOS 管 MN6、MN7、MN8、MN9、丽13构成；其中，MP5的源极接电源VDD，其栅极接MP2栅极与MP4栅极的连接点，其漏极接MN6的漏极；MN6的栅极和漏极互连，其栅极接MN7的栅极，其源极接地GND ；MP9的源极接电源VDD，其栅极接MP6的栅漏极、MP7的漏极和MN8的漏极，其漏极接MP3的漏极与MN4漏极的连接点；MP6的源极接电源VDD，其栅极与漏极互连；MP7的源极接电源VDD，其栅极接MP8的栅极，其漏极接MN8的漏极；MN8的栅极接误差放大器的输出端，其源极接丽7的漏极；MP8的源极接电源VDD，其栅极与漏极互连，其漏极接丽13的漏极；丽13的源极接MN9的漏极；MN9的栅极接外部参考电平Vkefh，其源极接MN7的漏极；MN7的源极接地GND ；
[0008]折返式电流限电路由PMOS 管 MP10、MPlU MP12、MP13、MP14、MP15、MP16、MP17、1^18，匪05管丽10、丽11、丽12，电容Cl，电阻R1、R2、R3以及电流源IB构成；其中，MPlO的源极接电源VDD，其漏极接丽13的栅极和MPll的漏极；MP10的栅极与MP14的栅极、MP13的栅极、MP15的栅漏极互连；MP11的源极接电源VDD，其栅极接M12的栅极，其漏极通过R3后接地GND ；MP12的源极接电源VDD，其栅极与漏极互连，其漏极接丽10的漏极；丽10的栅极通过Cl后接地GND，其源极接MNP19的源极；MP18的栅极和漏极互连，其漏极通过R2接地GND，其栅极接MP16的栅极；MP13的源极接电源VDD ；MP13漏极与丽11漏极的连接点接丽10的栅极；丽11的栅极接丽12的栅极，其源极接MP17的源极；MP17的栅极接采样信号VFB，其漏极接地GND ；MP14的源极接电源VDD，其漏极接丽12的漏极；丽12的漏极与栅极互连，其源极通过Rl后接MP16的源极；MP16的漏极接地GND ；MP15的源极接电源VDD，其栅极和漏极互连，其漏极接电流源IB的正极；电流源IB的负极接地GND。
[0009]本发明的有益效果为，该误差放大器在高压嵌位电路中加入了折返式输出欠压保护的电路结构，利用反馈原理，通过模拟方法限制误差放大器的输出范围，从而使系统更加稳定，避免传统结构需要长时间的调整过程，并实现输出短路保护和上电稳定启动的功能。
【专利附图】
【附图说明】
[0010]图1为传统的误差放大器嵌位电路；
[0011]图2为本发明的具有折返式嵌位功能的误差放大器；
[0012]图3为本发明折返限电路示意图。
【具体实施方式】
[0013]下面结合附图对本发明进行详细的描述
[0014]现有的传统误差放大器嵌位结构利用比较器原理，如图1所示，当误差放大器的输出Vtot大于上限电压Vkef H时，比较器EA_C0MP输出高电平，从而使使能保护管丽I打开，将误差放大器输出电压拉到低电位，达到保护后级电路及系统的目的。然而因为误差放大器的输出往往需要驱动较大的系统环路补偿电容，便于系统稳定工作，而补偿电容的存在，导致误差放大器的输出从超出正常输出范围恢复到正常输出需要很长的调整时间，这无疑会对系统造成破坏。此外，传统误差放大器嵌位结构很难实现输出短路保护的功能和稳定启动功能，而往往只能借助于额外电路模块的控制，避免短路或上电启动时带来的不利影响。
[0015]针对这个问题，本发明提出利用反馈原理，将误差放大器输出限制在正常工作范围之内，从而加快系统的调整速度，提高系统的稳定性和可靠性。另外，在高电位钳位模块中加入折返限模块，实现短路保护的功能。如图2所示，在上限嵌位电路中，当发生系统输出短路或者系统处于上电启动的状态时，系统输出采样信号Vfb的电压为O或者比正常输出电压小很多，此时由Vfb产生并镜像到MPll的采样电流Id P11很小，采样电流在电阻R3上产生的压降也很小，因此C点的电压就比较低，将MN9压入线性区，使C点电压成为高压嵌位限，当误差放大器的输出Vmjt高于V。时，Id n8大于ID—N13,则ID—P7小于ID—N8,使A电位降低,调整管MP9打开，流过MP9的电流Id P9从B点流入MN4管，则MN4的电流增大，B点电位升高，即丽5的栅电压升高，流过丽5的电流增大，从而将Vqut端电位拉低并调整至电压V。附近，从而使Vott在输出短路时被嵌位在低电位以保护系统电路，或者在启动时使误差放大器的输出Votit随着Vfb上升逐渐上升,从而实现稳定启动的功能。
[0016]随着Vfb电压的逐渐升高，C点电位逐渐线性升高。当C点电位高于信号Vkefh电位时，MN9进入饱和区工作，从而使得误差放大器输出Vtot的上限电压过渡到Vkefh电位，折返限模块功能被屏蔽。此时当误差放大器输出Vtot高于上限电压Vkefh时，通过反馈调整将Vtot端电位拉低并调整至电压Vkefh附近。
[0017]下面对本发明的折返限进行具体分析:
[0018]1.折返限工作点分析
[0019]如图2所示，D点电压可表示为:
[0020]Vd — Vfb+Vsg (p17) +Vgs (N1 d _V
GS (N12) _Ιβ X R「VsG(P16)
[0021].1pi7 — Ipi6 — Inii — In12 — Ib
[0022]..VSG(p17) — VSG(p16)VGS(Ν11) — VGS(N12)
[0023]Λ Vd = Vfb-1bXR1
[0024]其中，Vfb为输出采样电压，VSG(P16), VSG(P17), VGS_，VGS(N12)分别为 MOS 管 MP16, MP17,MNlI, MNl2 的栅源间电压。Ip16, IP17，IN11, In12 分别为流过 MOS 管 MP16，MP17，MNlI, MNl2 的电流。
[0025]所以，可得:
【权利要求】
1.一种用于开关电源的误差放大器，其特征在于，该误差放大器由依次连接的误差放大器电路、高电位嵌位电路和折返式电流限电路；其中，误差放大器电路由PMOS管MP1、MP2、MP3、MP4，NMOS 管 MNl、MN2、MN3、MN4、MN5，电容 Q 构成；其中，MP4 的源极接电源 VDD，其栅极接MP2的栅极，其漏极接丽5的漏极；MP4漏极与丽5漏极的连接点接电容Q的一端后作为误差放大器的输出端；电容Q的另一端接地GND ；MN5的源极接地GND，其栅极接MN4的栅极；MP2的源极接电源VDD，其栅极与漏极互连，其漏极接丽2的漏极；丽2的栅极接误差放大器的正输入端，其源极接MN3的漏极；MP1的源极接电源VDD，其栅极与漏极互连，其栅极接MP3的栅极，其漏极接丽I的漏极；丽1的栅极接误差放大器的负输入端，其源极接丽3的漏极；丽3的漏极接偏置镜像电流，其源极接地GND ；MP3的源极接电源VDD，其漏极接MN4的漏极；MN4的栅极和漏极互连，其源极接地GND ； 高电位嵌位电路由 PMOS 管 MP5、MP6、MP7、MP8、MP9 以及 NMOS 管 MN6、MN7、MN8、MN9、丽13构成；其中，MP5的源极接电源VDD，其栅极接MP2栅极与MP4栅极的连接点，其漏极接MN6的漏极；MN6的栅极和漏极互连，其栅极接MN7的栅极，其源极接地GND ；MP9的源极接电源VDD，其栅极接MP6的栅漏极、MP7的漏极和MN8的漏极，其漏极接MP3的漏极与MN4漏极的连接点；MP6的源极接电源VDD，其栅极与漏极互连；MP7的源极接电源VDD，其栅极接MP8的栅极，其漏极接MN8的漏极;MN8的栅极接误差放大器的输出端，其源极接丽7的漏极；MP8的源极接电源VDD，其栅极与漏极互连，其漏极接丽13的漏极；丽13的源极接MN9的漏极；MN9的栅极接外部参考电平Vkefh，其源极接MN7的漏极；MN7的源极接地GND ； 折返式电流限电路由 PMOS 管 MP10、MP11、MP12、MP13、MP14、MP15、MP16、MP17、MP18,NMOS管MN10、MN11、MN12，电容Cl，电阻R1、R2、R3以及电流源IB构成；其中，MPlO的源极接电源VDD，其漏极接丽13的栅极和MPll的漏极；MP10的栅极与MP14的栅极、MP13的栅极、MP15的栅漏极互连；MP11的源极接电源VDD，其栅极接M12的栅极，其漏极通过R3后接地GND ；MP12的源极接电源VDD，其栅极与漏极互连，其漏极接丽10的漏极；丽10的栅极通过Cl后接地GND，其源极接MNP19的源极；MP18的栅极和漏极互连，其漏极通过R2接地GND，其栅极接MP16的栅极；MP13的源极接电源VDD ；MP13漏极与丽11漏极的连接点接丽10的栅极；丽11的栅极接丽12的栅极，其源极接MP17的源极；MP17的栅极接采样信号VFB，其漏极接地GND ；MP14的源极接电源VDD，其漏极接丽12的漏极；丽12的漏极与栅极互连，其源极通过Rl后接MP16的源极；MP16的漏极接地GND ；MP15的源极接电源VDD，其栅极和漏极互连，其漏极接电流源IB的正极；电流源IB的负极接地GND。
【文档编号】H03F3/45GK104167999SQ201410393822
【公开日】2014年11月26日 申请日期:2014年8月12日 优先权日:2014年8月12日
【发明者】石跃, 王海时 申请人:成都信息工程学院