一种线性度可控的线性调频信号产生方法
【专利摘要】本发明涉及一种线性度可控的线性调频信号产生方法，使用数字拟合的方式产生线性调频信号，线性度可以准确的预知，具有较高的设计一致性，对外部环境的抗干扰能力较强，而且产生的线性调频信号的线性度可以用相位控制编码进行修正和微调，对数据的存储和读取较DAC技术要求较低具有很好的工程实现能力。本发明方法与模拟方式产生线性调频信号相比具有灵活、准确、方便和应用范围广的优点。能够很好的满足对高线性度线性调频信号应用的各种场合。特别是其具有线性度修正功能，使得应用更加可靠方便，具有模拟方式所无法匹敌的优点。
【专利说明】一种线性度可控的线性调频信号产生方法
【技术领域】
[0001]本发明属于雷达波形产生【技术领域】，涉及一种线性度可控的线性调频信号产生方 法，采用数字频率量化的方法，产生线性调频信号，然后数字采样分析，对线性度误差进行 预矫正，使得所产生的线性调频信号线性度达到理想指标。
【背景技术】
[0002] 1)直接数字频率合成技术（DDS)
[0003] DDS是一种全数字化的频率合成器，由相位累加器、波形R〇M、D/A转换器和低通滤 波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于相位累 加 器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于R〇M的数据位字长和 D/A转换器位数。DDS有如下优点：（1)频率分辨率高，输出频点多；(2)频率切换速度快，可 达us量级；(3)频率切换时相位连续；(4)可以输出宽带正交信号；(5)输出相位噪声低，对 参考频率源的相位噪声有改善作用；(6)可以产生任意波形；(7)全数字化实现，便于集成， 体积小，重量轻。本设计中的线性度可控线性调频产生方法主要使用DDS875芯片完成。
[0004] 2)逻辑时序控制技术
[0005] 逻辑时序控制技术基于FPGA技术来实现。FPGA(Field Programmable Gate Array)即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的 产物。它是作为专用集成电路（ASIC)领域中的一种半定制电路而出现的，既解决了定制电 路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA的使用非常灵活，同一片 FPGA通过不同的编程数据可以实现不同的电路功能。本设计中的FPGA完成存储控制参数 和波形数据，时序控制等功能。
[0006] 线性调频信号的线性度如何保证是本装置设计的技术难点。采用模拟的方式产生 的线性调频信号线性度依赖于器件的特性，并且对环境变换的抗干扰能力较差，线性度无 法保证；采用DAC技术也能够产生线性调频信号，但是对存储容量和读取速度要求较高。
【发明内容】
[0007] 要解决的技术问题
[0008] 为了避免现有技术的不足之处，本发明提出一种线性度可控的线性调频信号产生 方法。
[0009] 技术方案
[0010] -种线性度可控的线性调频信号产生方法，其特征在于步骤如下：
[0011] 步骤1 :FPGA利用时序基准信号产生时序信号，将波形量化数据按照产生线性调 频信号的时间指标输出；
[0012] Fult =^Fref
[0013] 其中：Fout为FPGA信号的输出频率，FK为3〇位频率控制字，F ref为系统时钟，N为 频率控制字的位数；
[0014] 步骤2 :采用DDS直接数字频率合成方法，将数字量化的波形信号转换成线性调频 信号。
[0015] 步骤3 :对DDS输出的线性调频信号进行采样得到采样数据，然后将采样得到的波 形数据与理想波形数据进行对比，得到需要调整的波形数据，然后再次利用FPGA将修正后 的波形数据送给DDS得到修正的线性调频信号，达到线性度可控可调的目的。
[0016] 所述DDS芯片是一款高速的直接数字频率合成芯片，最高系统时钟为2. 8GHz，具 有30位的频率控制字、11位的相位控制字、12位相位存储器和11位的幅度存储器DAC。
[0017] 有益效果
[0018] 本发明提出的一种线性度可控的线性调频信号产生方法，使用数字拟合的方式产 生线性调频信号，线性度可以准确的预知，具有较高的设计一致性，对外部环境的抗干扰能 力较强，而且产生的线性调频信号的线性度可以用相位控制编码进行修正和微调，对数据 的存储和读取较DAC技术要求较低具有很好的工程实现能力。
[0019] 本发明方法与模拟方式产生线性调频信号相比具有灵活、准确、方便和应用范围 广的优点。能够很好的满足对高线性度线性调频信号应用的各种场合。特别是其具有线性 度修正功能，使得应用更加可靠方便，具有模拟方式所无法匹敌的优点。
【专利附图】
【附图说明】
[0020] 图1 :本方法流程图
[0021] 图2:DDS内部组成框图
[0022] 图3 :DDS配置时序关系图
【具体实施方式】
[0023] 现结合实施例、附图对本发明作进一步描述：
[0024] 本方法主要分为三个部分，FPGA数字化波形及时序控制部分，DDS数模转换部分， 数据采样、对比、产生修正数据部分。
[0025] > FPGA数字化波形及时序控制
[0026] FPGA利用时序基准信号产生相应的时序信号，将计算好的波形量化数据按照需要 产生线性调频信号的时间指标进行控制和输出。
[0027] 笋DDS数模转换
[0028] 运用 DDS (Direct Digital Frequency Synthesis，直接数字频率合成）技术，将数 字量化的波形信号转换成需要的线性调频信号。
[0029] 梦数据采样、对比、产生修正数据部分
[0030] 对DDS输出的线性调频信号进行采样，得到采样数据，然后将采样得到的波形数 据与理想波形数据进行对比，得到需要调整的波形数据，然后再次利用FPGA将修正后的波 形数据送给DDS得到修正的线性调频信号，达到线性度可控可调的目的。
[0031] 下面以一种线性调频信号的产生为例，介绍线性度可控的线性调频信号产生方 法。
[0032] 选用的DDS芯片是一款高速的直接数字频率合成芯片，最高系统时钟高达 2· 8GHz，它具有30位的频率控制字、11位的相位控制字、12位相位存储器和11位的幅度存 储器（DAC)。根据奈奎斯特第一带宽定律，当输入参考时钟为2. 8GHz时，理论上能够产生的 最大线性调频带宽为1.4GHz。通过3〇位的频率控制字实现频率的递增或者递减来实现正 斜率和负斜率的线性调频信号的产生。芯片通过一对50欧姆负载匹配输出。通过11位的 相位控制字来对所产生的线性调频信号进行波形修正，实现线性度的可控。DDS芯片内部组 成框图如图2所示。
[0033]用FPGA在进行配置时，芯片的输出频率受频率控制字控制，其间的控制关系遵从 DDS的经典公式如下： F _4]
[0035]其中Fout为需要输出的频率，FK为30位频率控制字,Fref为系统时钟，N为频率控 制字的位数，此处N = 30。产生线性调频信号时，需要计算线性调频的其实频率和终止频率 对应的频率控制字，然后在这两个频率中间进行内插来实现线性调频的逼近。内插的数目 越多，线性度越好，越符合线性调频的特性。但是内插的数目越多对应需要的波形存储容量 就越大。考虑到线性调频信号的特殊性，采用累加器固定步进累加的方式来降低存储容量， 同时能够保证输出的线性度。
[0036] 和一般的DDS设计方法一样，此处用到的DDS芯片也需要有控制器件对其工作状 态进行配置，同时最主要的是要实时的输入频率控制字对其工作频率进行控制和调整。根 据器件手册的要求，采用FPGA芯片对其进行控制。同时根据芯片工作频率高，传输速度快 的特点对PCB设计进行优化和仿真。
[0037] 控制程序设计方面，根据DDS芯片的工作的特点，需要产生的控制信号有30位频 率控制电平信号、复位信号和频率更新信号。其中复位信号为异步复位与时序无关，频率控 制字信号和频率更新信号需要进行一定的时序控制。如图3所示。
[0038] STRP和主时钟时序关系。CKP1脉冲宽度为一个时钟周期，在第一个STRP下降沿 之后。CKP1的下降沿将30位数锁存在主寄存器。两个有效的STRP之间相隔8个时钟周 期。数据装载时间需要至少6个时钟周期。根据此时序要求，我们用FPGA进行控制时序的 设计和仿真。最终达到配置时序的要求。
[0039] 将设计好的程序加载在FPGA芯片中，控制DDS芯片产生宽带的线性调频信号，用 具有采样功能的高速示波器对所产生的线性调频信号进行采样，得到采样数据。然后在 MATLAB或者其他具有运算功能的软件中，对采样数据得到的波形数据和理想波形数据进行 对比，得到误差数据。然后在理想数据中加入误差数据，达到对波形修正的目的。
[0040] 这种方法采用数字的方式产生线性调频信号，并利采样反馈，对产生的线性调频 信号的线性度进行修正，不仅能够对信号本身进行修正，同时能够对系统产生的线性误差 进行修正，具有广泛的应用前景。
【权利要求】
1. 一种线性度可控的线性调频信号产生方法，其特征在于步骤如下： 步骤1 :FPGA利用时序基准信号产生时序信号，将波形量化数据按照产生线性调频信 号的时间指标输出； F〇ut 其中：Fout为FPGA信号的输出频率，FKS 30位频率控制字，F,ef为系统时钟，N为频率 控制字的位数； 步骤2 :采用DDS直接数字频率合成方法，将数字量化的波形信号转换成线性调频信 号。 步骤3 :对DDS输出的线性调频信号进行采样得到采样数据，然后将采样得到的波形数 据与理想波形数据进行对比，得到需要调整的波形数据，然后再次利用FPGA将修正后的波 形数据送给DDS得到修正的线性调频信号，达到线性度可控可调的目的。
2. 根据权利要求1所述线性度可控的线性调频信号产生方法，其特征在于：所述DDS 芯片是一款高速的直接数字频率合成芯片，最高系统时钟为2. 8GHz，具有30位的频率控制 字、11位的相位控制字、12位相位存储器和11位的幅度存储器DAC。
【文档编号】H03L7/24GK104300978SQ201410536143
【公开日】2015年1月21日 申请日期:2014年10月13日 优先权日:2014年10月13日
【发明者】王栋, 由法宝, 任亚欣, 刘洪升, 张春荣, 余铁军, 饶瑞楠, 曹义 申请人:西安电子工程研究所