一种阶梯型时钟信号产生电路的制作方法
【专利摘要】本发明公开了一种阶梯型时钟信号产生电路，包括第一电平转换器、第二电平转换器及开关模块。第一电平转换器接收第一时钟信号、参考高电压及参考低电压，并且根据参考高电压及所述参考低电压的幅值转换第一时钟信号的电平。开关模块与第一电平转换器的输出端相连，并且接收第一直流电压，用于将第一直流电压与第一转换器输出信号做比较，在第一直流电压大于所述第一输出信号时输出第一直流电压，在第一直流电压小于所述第一输出信号时输出第一输出信号。第二电平转换器与开关模块输出端相连，用于输出时钟型信号。本发明采用开关模块及两个电平转换器，稳定性好，且可以通过调节外部输入而得到各种阶梯型时钟信号，操作简单，实施方便。
【专利说明】一种阶梯型时钟信号产生电路
【技术领域】
[0001]本发明涉及时钟信号产生电路领域，尤其涉及一种阶梯型时钟信号产生电路。
【背景技术】
[0002]时钟信号是逻辑单元的基础，它用于决定逻辑单元中的状态何时更新。可是随着技术的发展，用于驱动逻辑单元的时钟信号不单只需要方波或者是占空比可调节的周期脉冲序列，有时候会需要阶梯型的时钟信号。
[0003]图1为现有技术阶梯波发生电路的结构示意图，如图1所示，阶梯波发生电路包括产生固定个数连续负脉冲的时钟脉冲发生器141、电容142和143、二极管Dl和二极管D2、复位开关144及输出端145。其中，时钟脉冲发生器141的低电平为VP，电容器142的容值Cl设定为高于电容器143的容值C2，且C1+C2>1。当时钟脉冲发生器141发出第一脉冲时，输出端145的电压升至C1/(CfC2)Vp,当发出第二脉冲时，输出端145的电压升至C1XC2/(C^C2)2Vp,当发出第三脉冲时，输出端145的电压升至C1XCy(CJC2)3Vp,因此当时钟脉冲发生器141发出固定个数的脉冲时，则输出上升了相应阶数的波形。随后在固定时间过后，由复位开关产生具有多个上升阶的初始化脉冲波形。但是电容142和电容143长时间工作会使得容量降低，漏电增大，使得输出的阶梯型时钟信号稳定性低，并且如果要得到不同波形的阶梯型时钟信号，就需要更换电容，操作复杂。
【发明内容】
[0004]鉴于上述问题的存在，本发明提供了一种阶梯型时钟信号的产生电路，其稳定性高且可以得到各种阶梯型时钟信号。
[0005]本发明提供了一种阶梯型时钟信号产生电路，所述阶梯型时钟信号产生电路包括第一电平转换器、开关模块及第二电平转换器。所述第一电平转换器，包括第一输入端、第二输入端、第三输入端及第一输出端，所述第一电平转换器的第一输入端接收第一时钟信号，所述第一电平转换器的第二输入端接收参考高电压，所述第一电平转换器的第三输入端接收参考低电压，所述第一电平转换器的第一输出端输出第一输出信号，所述第一电平转换器用于根据所述参考高电压及所述参考低电压的幅值转换所述第一时钟信号的电平。所述开关模块用于接收第一直流电压及所述第一输出信号，且所述开关模块的输出端在所述第一直流电压大于所述第一输出信号时输出所述第一直流电压，在所述第一直流电压小于所述第一输出信号时输出所述第一输出信号。所述第二电平转换器包括第四输入端、第五输入端、第六输入端及第二输出端，所述第二电平转换器的第四输入端接收第二时钟信号，所述第二电平转换器的第五输入端与所述开关模块的输出端相连，所述第二电平转换器的第六输入端接收所述参考低电压，所述第二电平转换器的输出端输出阶梯型信号。其中，所述第一直流电压大于所述参考低电压且小于所述参考高电压。
[0006]优选地，所述开关模块包括第一开关元件，所述第一开关元件接收所述第一直流电压；及第二开关元件，所述第二开关元件接收所述第一电平转换器输出的第一输出信号；其中，当所述第一输出信号高于所述第一直流电压时，所述第一开关元件导通，且所述第二开关元件截止，当所述第一输出信号低于所述第一直流电压时，所述第二开关元件导通，且所述第一开关元件截止。
[0007]优选地，所述第一开关元件为二极管，所述第一开关元件包括第一阳极及第一阴极，所述第一开关元件的第一阳极与所述第一电平转换器的第一输出端相连，所述第一开关元件的第一阴极与所述第二电平转换器的第五输入端相连。
[0008]优选地，所述第二开关元件为二极管，所述第二开关元件包括第二阳极及第二阴极，所述第二开关元件的第二阳极接收第一直流电压，所述第二开关元件的第二阴极与所述第一开关元件的第一阴极相连。
[0009]优选地，所述第一时钟信号与所述第二时钟信号的上升沿处于相同时刻。
[0010]优选地，所述第一时钟信号与所述第二时钟信号的上升沿处于不同时刻。
[0011]优选地，所述第一时钟信号与所述第二时钟信号的下降沿处于相同时刻。
[0012]优选地，所述第一时钟信号与所述第二时钟信号的下降沿处于不同时刻。
[0013]本发明的有益效果是:本发明应用第一电平转换器和第二电平转换器及开关模块完成对电平的转换，使得输出各种阶梯型时钟信号，稳定性好，且可以通过调节外部输入而得到各种阶梯型时钟信号，而无需更换电路元件，操作简单，实施方便。
【专利附图】
【附图说明】
[0014]图1为现有技术阶梯波发生电路的结构示意图；
[0015]图2为本发明一实施例的阶梯型时钟信号产生电路的电路结构图；
[0016]图3为本发明一实施例的开关模块的电路结构图；
[0017]图4为本发明一实施例开关模块的工作时序图；
[0018]图5为本发明一实施例的阶梯型时钟信号产生电路的工作时序图；
[0019]图6为本发明另一实施例的阶梯型时钟产生电路的工作时序图；
[0020]图7为本发明另一实施例的阶梯型时钟产生电路的工作时序图；
【具体实施方式】
[0021]为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明的【具体实施方式】、特征及其功效，详细说明如后。
[0022]图2为本发明一实施例的阶梯型时钟信号产生电路的电路结构图。如图2所示，阶梯型时钟信号产生电路包括第一电平转换器L1、开关模块S及第二电平转换器L2。第一电平转换器LI包括第一输入端INl，第二输入端IN2、第三输入端IN3及第一输出端OUTl，第一输入端INl接收第一时钟信号CLKl，第二输入端IN2接收参考高电压VGH，第三输入端IN3接收参考低电压VGL，第一输出端OUTl与开关模块S相连。开关模块S，包括两个输入端I1、12及一个输出端13,输入端Il接收第一直流电压VI,输入端12与第一电平转换器LI的第一输出端OUTl相连，输出端13与第二电平转换器L2相连。第二电平转换器L2，包括第四输入端IN4、第五输入端IN5、第六输入端IN6及第二输出端0UT2，第四输入端IN4接收第二时钟信号CLK2,第五输入端IN5与开关模块S的输出端13相连,第六输入端IN6接收参考低电压VGL，第二输出端0UT2输出阶梯型时钟信号Output。
[0023]其中，图3为本发明一实施例的开关模块S的电路结构图。如图3所示，开关模块S包括第一开关元件Dl及第二开关元件D2。第一开关元件Dl为二极管，包括第一阳极ANl和第一阴极CAl,第一阳极ANl与第一电平转换器LI的第一输出端OUTl相连。第二开关兀件D2也为二极管，包括第二阳极AN2和第二阴极CA2，第二阳极AN2接收第一直流电压VI，第二阴极CA2与第一开关元件Dl的第一阴极CAl相连，第一开关元件Dl的第一阴极CAl与第二开关元件D2的第二阴极CA2共同组成开关模块S的输出端13。
[0024]图4为本发明一实施例开关模块的工作时序图，请同时参考图3与图4，Outputl为第一电平转换器LI的第一输出端OUTl输出的信号，当第一输出信号Outputl高于第一直流电压Vl时，第一开关元件Dl导通，且第二开关元件D2截止，当第一输出信号Outputl低于第一直流电压Vl时，第二开关兀件D2导通,且第一开关兀件Dl截止。
[0025]具体的，在b时刻之前，y点的电位为参考低电压VGL，小于X点的电位即第一直流电压Vl，使得第二开关元件D2导通，第一开关元件Dl截止，Z点电位为第一直流电压Vl ；在时刻b和d之间，y点电位为参考高电压VGH，大于X点电位即第一直流电压VI，使得第一开关元件Dl导通,第二开关元件D2截止，z点电位为参考高电压VGH ;在d时刻之后，y点的电位为参考低电压VGL，小于X点的电位即第一直流电压VI，使得第二开关元件D2导通，第一开关兀件Dl截止，z点电位为第一直流电压VI。通过上述开关模块S的工作原理,开关模块S的输出端13最终输出高电位为参考高电压VGH、低电位为第一直流电压Vl的脉冲信号 0utput2。
[0026]本发明的阶梯型时钟信号产生电路采用两个电平转换器L1、L2及由两个二极管D1、D2组成的开关模块进行电平的转换，进而得到各种阶梯型时钟信号，稳定性好。
[0027]图5为本发明一实施例的阶梯型时钟信号产生电路的工作时序图，请同时参考图2和图5，第一电平转换器LI的第一输入端INl接收第一时钟信号CLKl，第一电平转换器LI的第二输入端IN2接收参考高电压VGH，第一电平转换器LI的第三输入端IN3接收参考低电压VGL，经过第一电平转换器LI的转换，第一电平转换器LI的第一输出端OUTl输出第一输出信号Outputl，其高电平为参考高电压VGH，低电平为参考低电压VGL。开关模块S的输入端Il接收第一直流电压VI,开关模块S的输入端12接收第一输出信号Outputl,由开关模块S的工作原理可知,在b时刻之前,输入端12的电位为参考低电压VGL,小于输入端Il的电位即第一直流电压VI，第二开关元件D2导通，第一开关元件Dl截止，开关模块S的输出端13电位为第一直流电压Vl ;在时刻b和时刻d之间，输入端12的电位为参考高电压VGH,大于输入端Il的电位即第一直流电压VI,第一开关兀件Dl导通,第二开关兀件D2截止，开关模块S的输出端13电位为参考高电压VGH ;在d时刻之后，输入端12的电位为参考低电压VGL,小于输入端Il的电位即第一直流电压VI,第二开关兀件D2导通,第一开关兀件Dl截止,开关模块S的输出端13电位为第一直流电压VI,因此开关模块S的输出端13输出脉冲宽度与第一时钟信号CLKl相同，高电平为参考高电压VGH，低电平为第一直流电压Vl的脉冲信号0utput2。
[0028]开关模块S的输出端13与第二电平转换器L2的第五输入端IN5相连,第二电平转换器L2的第四输入端IN4接收第二时钟信号CLK2，第二电平转换器L2的第六输入端IN6接收参考低电压VGL，此时，脉冲信号0utput2作为第二电平转换器L2的参考高电压VGH输入，在a时刻之前，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号0utput2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL ;在a时刻和b时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号Output2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出第一直流电压Vl ;在b时刻和c时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号Output2为参考高电压VGH，第二电平转换器L2的第六输入端IN6为参考低电压VGL,因此第二电平转换器L2的第二输出端0UT2输出参考高电压VGH ;在(:时刻和d时刻之间，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号Output2为参考高电压VGH，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL，在d时刻之后，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号Output2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL，因此最终第二电平转换器L2的第二输出端0UT2输出与第二时钟信号CLK2脉宽相同且第一跳变沿为第一直流电压VI，第二跳变沿为参考高电压VGH的阶梯型时钟信号Output3。
[0029]图6为本发明另一实施例的阶梯型时钟信号产生电路的工作时序图，请同时参考图2和图6，第一电平转换器LI的第一输入端INl接收第一时钟信号CLKl，第一电平转换器LI的第二输入端IN2接收参考高电压VGH，第一电平转换器LI的第三输入端IN3接收参考低电压VGL，经过第一电平转换器LI的转换，第一电平转换器LI的第一输出端OUTl输出高电平为参考高电压VGH，低电平为参考低电压VGL的第一输出信号Outputl。开关模块S的输入端Il接收第一直流电压VI,开关模块S的输入端12接收第一输出信号Outputl,由开关模块S的工作原理可知,在b时刻之前,输入端12的电位为参考低电压VGL,小于输入端Il的电位即第一直流电压VI，第二开关元件D2导通，第一开关元件Dl截止，开关模块S的输出端13电位为第一直流电压Vl ;在时刻b和时刻d之间，输入端12的电位为参考高电压VGH,大于输入端Il的电位即第一直流电压VI,第一开关兀件Dl导通,第二开关兀件D2截止，开关模块S的输出端13电位为参考高电压VGH ;在d时刻之后，输入端12的电位为参考低电压VGL,小于输入端Il的电位即第一直流电压VI,第二开关兀件D2导通,第一开关兀件Dl截止,开关模块S的输出端13电位为第一直流电压VI,因此开关模块S的输出端13输出脉冲宽度与第一时钟信号CLKl相同，高电平为参考高电压VGH，低电平为第一直流电压Vl的脉冲信号0utput2。
[0030]开关模块S的输出端13与第二电平转换器L2的第五输入端IN5相连,第二电平转换器L2的第四输入端IN4接收第二时钟信号CLK2，第二电平转换器L2的第六输入端IN6接收参考低电压VGL，此时，脉冲信号0utput2作为第二电平转换器L2的参考高电压VGH输入，在b时刻之前，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号0utput2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL ;在a时刻和b时刻之间，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号0utput2为参考高电压VGH，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL ;在a时刻和d时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号0utput2为参考高电压VGH，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考高电压VGH ;在d时刻和c时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号Output2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出第一直流电压Vl，在c时刻之后，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号Output2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL，因此最终第二电平转换器L2的第二输出端0UT2输出与第二时钟信号CLK2脉宽相同，且第一跳变沿为参考高电压VGH，第二跳变沿为第一直流电压Vl的阶梯型时钟信号0utput4。
[0031]图7为本发明另一实施例的阶梯型时钟信号产生电路的工作时序图，请同时参考图2和图7，第一电平转换器LI的第一输入端INl接收第一时钟信号CLKl，第一电平转换器LI的第二输入端IN2接收参考高电压VGH，第一电平转换器LI的第三输入端IN3接收参考低电压VGL，经过第一电平转换器LI的转换，第一电平转换器LI的第一输出端OUTl输出高电平为参考高电压VGH，低电平为参考低电压VGL的第一输出信号Outputl。开关模块S的输入端Il接收第一直流电压VI,开关模块S的输入端12接收第一输出信号Outputl,由开关模块S的工作原理可知,在b时刻之前,输入端12的电位为参考低电压VGL,小于输入端Il的电位即第一直流电压VI，第二开关元件D2导通，第一开关元件Dl截止，开关模块S的输出端13电位为第一直流电压Vl ;在时刻b和时刻d之间，输入端12的电位为参考高电压VGH,大于输入端Il的电位即第一直流电压VI,第一开关兀件Dl导通,第二开关兀件D2截止，开关模块S的输出端13电位为参考高电压VGH ;在d时刻之后，输入端12的电位为参考低电压VGL,小于输入端Il的电位即第一直流电压VI,第二开关兀件D2导通,第一开关兀件Dl截止，开关模块S的输出端13电位为第一直流电压VI,因此开关模块S的输出端13输出脉冲宽度与第一时钟信号CLKl相同，高电平为参考高电压VGH，低电平为第一直流电压Vl的脉冲信号0utput2。
[0032]开关模块S的输出端13与第二电平转换器L2的第五输入端IN5相连,第二电平转换器L2的第四输入端IN4接收第二时钟信号CLK2，第二电平转换器L2的第六输入端IN6接收参考低电压VGL，此时，脉冲信号0utput2作为第二电平转换器L2的参考高电压VGH输入，在a时刻之前，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号0utput2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出参考低电压VGL ;在a时刻和b时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号0utput2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出第一直流电压Vl ;在b时刻和d时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号0utput2为参考高电压VGH，第二电平转换器L2的第六输入端IN6为参考低电压VGL,因此第二电平转换器L2的第二输出端0UT2输出参考高电压VGH ;在c时刻和d时刻之间，第二电平转换器L2的第四输入端IN4为高电平，脉冲信号0utput2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此第二电平转换器L2的第二输出端0UT2输出第一直流电压VI，在c时刻之后，第二电平转换器L2的第四输入端IN4为低电平，脉冲信号0utput2为第一直流电压VI，第二电平转换器L2的第六输入端IN6为参考低电压VGL，因此，第二电平转换器L2的第二输出端0UT2输出参考低电压VGL，因此，最终第二电平转换器L2的第二输出端0UT2输出与第二时钟信号CLK2脉宽相同且第一跳变沿为第一直流电压V1、第二跳变沿为参考高电压VGH、第三跳变沿为第一直流电压Vl的阶梯型时钟信号Output5。
[0033]如上述实施例所述，本发明的阶梯型时钟信号产生电路可以通过调节外部输入而得到需要的阶梯型时钟信号，而无需更换电路元件，操作简单，实施方便。
[0034]本发明的有益效果是:本发明应用第一电平转换器和第二电平转换器及开关模块完成对电平的转换，使得输出各种阶梯型时钟信号，稳定性好，且可以通过调节外部输入而得到各种阶梯型时钟信号，而无需更换电路元件，操作简单，实施方便。
[0035]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种阶梯型时钟信号产生电路，其特征在于，所述阶梯型时钟信号产生电路包括: 第一电平转换器，包括第一输入端、第二输入端、第三输入端及第一输出端，所述第一电平转换器的第一输入端接收第一时钟信号，所述第一电平转换器的第二输入端接收参考高电压，所述第一电平转换器的第三输入端接收参考低电压，所述第一电平转换器的第一输出端输出第一输出信号，所述第一电平转换器用于根据所述参考高电压及所述参考低电压的幅值转换所述第一时钟信号的电平； 开关模块，用于接收第一直流电压及所述第一输出信号，且所述开关模块的输出端在所述第一直流电压大于所述第一输出信号时输出所述第一直流电压，在所述第一直流电压小于所述第一输出信号时输出所述第一输出信号；以及 第二电平转换器，包括第四输入端、第五输入端、第六输入端及第二输出端，所述第二电平转换器的第四输入端接收第二时钟信号，所述第二电平转换器的第五输入端与所述开关模块的输出端相连，所述第二电平转换器的第六输入端接收所述参考低电压，所述第二电平转换器的输出端输出阶梯型信号； 其中，所述第一直流电压大于所述参考低电压且小于所述参考高电压。
2.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述开关模块包括: 第一开关元件，所述第一开关元件接收所述第一直流电压；及 第二开关元件，所述第二开关元件接收所述第一电平转换器输出的第一输出信号； 其中，当所述第一输出信号高于所述第一直流电压时，所述第一开关元件导通，且所述第二开关元件截止，当所述第一输出信号低于所述第一直流电压时，所述第二开关元件导通，且所述第一开关元件截止。
3.如权利要求2所述的阶梯型时钟信号产生电路，其特征在于，所述第一开关元件为二极管，所述第一开关元件包括第一阳极及第一阴极，所述第一开关元件的第一阳极与所述第一电平转换器的第一输出端相连，所述第一开关元件的第一阴极与所述第二电平转换器的第五输入端相连。
4.如权利要求2所述的阶梯型时钟信号产生电路，其特征在于，所述第二开关元件为二极管，所述第二开关元件包括第二阳极及第二阴极，所述第二开关元件的第二阳极接收第一直流电压，所述第二开关元件的第二阴极与所述第一开关元件的第一阴极相连。
5.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的上升沿处于相同时刻。
6.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的上升沿处于不同时刻。
7.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的下降沿处于相同时刻。
8.如权利要求1所述的阶梯型时钟信号产生电路，其特征在于，所述第一时钟信号与所述第二时钟信号的下降沿处于不同时刻。
【文档编号】H03K4/02GK104410392SQ201410535122
【公开日】2015年3月11日 申请日期:2014年10月11日 优先权日:2014年10月11日
【发明者】施骏, 张晓娥, 唐福林, 吕青柏, 穆园园 申请人:昆山龙腾光电有限公司