一种降低数字预失真中adc采样速率的方法及装置制造方法

一种降低数字预失真中adc采样速率的方法及装置制造方法
【专利摘要】本发明提出了一种降低数字预失真中ADC采样速率的方法及装置，所述方法包括如下步骤：采用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐；通过正向模型估计出所述功率放大器的正向模型参数；根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；将所述预失真参数复制到预失真器以进行数字预失真处理。本发明大幅度了降低设备对高速ADC的需求。
【专利说明】一种降低数字预失真中ADC采样速率的方法及装置

【技术领域】
[0001] 本发明涉及数字预失真处理【技术领域】，特别涉及一种降低数字预失真中ADC采样 速率的方法及装置。

【背景技术】
[0002] 随着通信技术的发展，宽带信号和复杂的调制方式被应用其中。例如： QPSKQuadrature Phase Shift Keying，正交相移键控）、16QAM(Quadrature Amplitude Modulation，正交幅度调制）、64QAM等，复杂的调制方式将会带来误差向量幅度（EVM， Error Vector Magnitude)和邻近信道功率比（ACPR)的恶化，预失真技术也被应用其中，而 目前研究较多的是数字预失真技术。
[0003] 图1示出了现有的基于间接学习的数字预失真系统。从图1看出，现有的基于间接 学习的数字预失真系统包括功率放大器（PA,Power Amplifier)、衰减控制装置5'、上下变频 器、ADC采样装置6'、DAC采样装置7'、预失真器4'和预失真器复制模块3'。在数字预失 真系统中，由于功率放大器的非线性特性造成输出夹杂了三阶交调和五阶交调分量，导致 输出信号带宽为原来的3倍甚至5倍。对于一个宽带的发射机系统，假若信号带宽为40M， ADC的采样率需要200M以上才能将整个带宽内的失真情况采集下来，而高精度高速ADC的 价格较高，这也是目前宽带通信系统数字预失真应用的一个缺点。


【发明内容】

[0004] 本发明的目的旨在至少解决所述技术缺陷之一。
[0005] 为此，本发明的一个目的在于提出一种降低数字预失真中ADC采用速率的方法， 该方法大幅度了降低设备对高速ADC的需求。
[0006] 为了实现上述目的，本发明一方面的实施例提供一种降低数字预失真中ADC采用 速率的方法，包括如下步骤：
[0007] Sl :米用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐，其中 所述
[0008] 输出信号为ADC米样数据；
[0009] S2 :根据时间对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计出 所述功率放大器的正向模型参数；
[0010] S3 :根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号；
[0011] S4:根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立 逆向模型，估计出预失真器的参数；以及
[0012] S5 :将所述预失真参数复制到预失真器以进行数字预失真处理。
[0013] 根据本发明实施例的降低数字预失真中ADC采用速率的方法，采用低频采样作数 字预失真的方法，解决现有技术中需要将整个频带内的失真信号全部采集下来的问题。本 发明通过先建立正向模型估计输出然后再建立逆向模型作预失真器的参数，解决了在采样 频率在低于信号带宽的情况下的进行数字预失真方法，大幅度了降低设备对高速ADC的需 求。
[0014] 进一步，所述采用平移输入方式将功率放大器的输入信号与ADC采样数据进行对 齐，包括如下步骤：
[0015] 511:开始，令1^ = 0;
[0016] S12:将输入信号向左和向右每隔N'平移一次，左右各平移N-I次，得到总共 2Ν-1个序列，分别记序号为-(Ν-1),…，0,…，（N-I)，然后将上述序列与输出的低米样率信 号进行相关运算，求得各相关峰，其中最大的序号为n e [-(N-I)，（N-I)]，将原来的输入信 号平移n/Pfk代替输入信号，
[0017] S13:比较误差范围N^k与所允许的最小模对齐精度e的大小，如果大于e，，则设置 k = k+Ι循环S12和S13,如果到达模型精度则终止循环；
[0018] S14:最终的延迟可以表示为Etu叫
[0019] 本发明的另一个目的在于提出一种降低数字预失真中ADC采样速率的装置，该装 置大幅度了降低设备对高速ADC的需求。
[0020] 为了实现上述目的，本发明一方面的实施例提供一种降低数字预失真中ADC采样 速率的装置，包括：正向模型估计模块，所述正向模型估计模块的输入端分别与ADC采样装 置和DAC采样装置相连，所述ADC采样装置通过下变频器与衰减控制装置相连，所述DAC采 样装置通过上变频器与功率放大器相连，所述模型估计模块用于采用平移输入方式将所述 功率放大器的输入信号与所述ADC采样装置的ADC采样数据进行对齐，并通过正向模型估 计出所述功率放大器的正向模型参数；输出补全模块，所述输出补全模块的输入端与所述 正向模型估计模块的输出端相连，所述输出补全模块的输出端与预失真器的输入端相连， 用于根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向模 型，估计出预失真器的参数；预失真器复制模块，所述预失真复制模块的输出端与所述输出 补全模块的输入端相连，用于将所述预失真参数复制到所述预失真器以进行数字预失真处 理。
[0021] 根据本发明实施例的降低数字预失真中ADC采样速率的装置，采用低频采样作数 字预失真的方法，解决现有技术中需要将整个频带内的失真信号全部采集下来的问题。本 发明通过先建立正向模型估计输出然后再建立逆向模型作预失真器的参数，解决了在采样 频率在低于信号带宽的情况下的进行数字预失真方法，大幅度了降低设备对高速ADC的需 求。
[0022] 进一步，所述正向模型估计模块采用下述步骤将所述功率放大器的输入信号与输 出信号进行时间对齐：
[0023] 511:开始，令1^ = 0;
[0024] S12 :所述正向模型估计模块将输入信号向左和向右每隔N'平移一次，左 右各平移N-I次，得到总共2Ν-1个序列，分别记序号为-(Ν-1)，…，0,…，（N-I)，然后 将上述序列与输出的低采样率信号进行相关运算，求得各相关峰，其中最大的序号为 n e [-(N-l)，（Ν-1)]，将原来的输入信号平移η/#代替输入信号，
[0025] S13:所述正向模型估计模块比较误差范围与所允许的最小模型对齐精度e的 大小，如果大于e，则设置k = k+Ι循环S12和S13,如果到达模型精度则终止循环；
[0026] S14:所述正向模型估计模块设置最终的延迟可以表示为EtU?
[0027] 本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变 得明显，或通过本发明的实践了解到。

【专利附图】

【附图说明】
[0028] 本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变 得明显和容易理解，其中 ：
[0029] 图1为现有技术的降低数字预失真中ADC采样速率的装置的示意图；
[0030] 图2为根据本发明实施例的降低数字预失真中ADC采样速率的方法的流程图；
[0031] 图3为根据本发明实施例的功率放大器输入信号和ADC采集来的数据未对齐的示 意图；
[0032] 图4为根据本发明实施例的平移输入信号后功率放大器输入信号和ADC采集来的 数据对齐的示意图；
[0033] 图5为根据本发明实施例的估计出的输出与真实输出以及输入的对比的示意图；
[0034] 图6为根据本发明实施例的AB类GaN功率放大器两种方法的对比结果的示意图；
[0035] 图7为根据本发明实施例的降低数字预失真中ADC采样速率的装置的示意图。

【具体实施方式】
[0036] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0037] 本发明提供一种降低数字预失真中ADC采样速率的方法及装置，该方法 及装置是针对通信、广播、微波传输等系统中使用的射频功率放大器的数字预失真 (DPD, DigitalPre-DistortiON)，采用本发明进行设计可以大幅度降低设备对高速ADC的 需求。
[0038] 本发明的核心思想在于正向模型对输出采样率的要求不明显，而对输入的采样率 有较大的要求，可以通过正向模型估计出功率放大器的模型参数，然后估计出功率放大器 的满采样率输出，然后再利用传统的基于间接学习的方法进行数字预失真的实验。
[0039] 下面参考图2对本发明的降低数字预失真中ADC采样速率的方法进行说明。设 DAC的速率是信号带宽的5倍，而ADC的采样速率是信号带宽的1/2倍。
[0040] 本发明实施例的降低数字预失真中ADC采样速率的方法，包括如下步骤：
[0041] 步骤Sl :采用平移输入方式将功率放大器的输入信号与输出信号进行对齐。
[0042] 首先将输入信号和输出信号对齐，由于输入信号和输出信号的米样率不同。其中， 输出信号即为ADC采样装置输出的ADC采样数据，对齐方法的步骤如下：
[0043] 511:开始1^ = 0;
[0044] S12:将输入信号向左和向右每隔N'平移一次，左右各平移N-I次，得到总共 2Ν-1个序列，分别记序号为-(N-I)，…，0,…，（N-I)，然后将这些序列与输出的低采样率信 号做相关运算，求得各相关峰，其中最大的序号为n e [-(N-I)，（N-I)]。将原来的输入信号 平移n/N^k代替输入信号。
[0045] S13:比较误差范围P与所允许的最小模型对齐精度e的大小，如果大于e，则设 置k = k+Ι循环步骤S12和S13,如果到达模型精度就终止循环。
[0046] 下面以采样率降低倍数N = 10为例，对上述步骤进行详细说明。其中，时间对其 误差为le-4.那么需要循环4次。
[0047] 步骤 S11，设置 k = 0。
[0048] 步骤S12,将输入信号向左和向右每平移单位记为一个序列，左右各平移N-I = 9次，总共2N-1 = 19个序列。然后从序列的开始处每隔10个数抽取一个，得到19个离散 的序列，分别与输出做相关运算，找到最大的一个序列，记为n k，为整数（-9?9)，这样就可 以把对齐时间误差精确到N'然后平移输入信号n/Nk以作为新的输入信号。
[0049] 步骤S13,假设对齐精度要求为le-4,那么判断是否小于le-4,如果小于就终 止，如果大于则设置k = k+Ι，然后循环步骤S12和步骤S13,直至达到精度le-4,则终止循 环。
[0050] 步骤S14,最终的延迟可计算为ELni/N1·
[0051] 在本步骤中，将输入信号向左和向右每1/N个单位平移一次，分别抽取后与输出 信号ADC采样数据进行相关处理，找出最大者，即延迟的小数点后第一位，再将输入信号平 移该单位。具体地，每〇次迭代都会使时间对齐的误差变小，以N= 10为例，第一次使对齐 的可以使误差在一个单位之内。第一次迭代可以使对齐误差在〇. 1个单位之内，第二次就 0. 01个单位了。
[0052] 图3示出了未对齐的功率放大器输入信号和ADC采样数据的图像。图4示出了平 移输入信号后两者对齐后的图像。从图4中可以看出，经过步骤Sl，输入信号和ADC采样数 据已经实现对齐。
[0053] 步骤S2 :根据对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计 出功率放大器的正向模型参数。
[0054] 根据步骤Sl中对齐后的输入信号和输出信号建立正向模型，通过正向模型估计 出功率放大器的正向模型参数。
[0055] 步骤S3 :根据估计得到的正向模型参数，估计功率放大器的满采样率输出信号。
[0056] 图5为根据本发明实施例的估计出的输出与真实输出以及输入的对比的示意图。 从图5中可以看出，估计得到的输出信号与真实输出信号差别非常小，一般来说经过功率 放大器后输出信号与输入信号的NMSE (Normalized Mean Square Error,归一化均方误差） 在-25?30dB之间，而估计得到的输出信号与真实输出信号的匪SE在-40左右。如果不 经过功率放大器，直接将信号源与频谱仪相接，输入信号与输出信号的匪SE也是在-50dB 左右，可见估计的输出信号可以作为真实输出信号来应用。
[0057] 步骤S4 :根据估计得到的功率放大器的输出信号和实际功率放大器输入信号建 立逆向模型，估计出预失真器的参数。
[0058] 步骤S5 :将预失真参数复制到预失真器以进行数字预失真处理。
[0059] 在实验过程中，采用LTE20M的信号，通过高倍采样率的输入信号对欠采样的输出 信号进行估计得到的高倍采样率的输出信号，其与真实的高倍采样率的输出之间的匪SE 一般在_40dB左右。实验中做了 ADC采样率为DAC速率的1/10、1/40和1/80倍时的数字 预失真实验，与直接用高倍采样率输出建立逆向模型得到的结果作对比，ACLR(Adjacent Channel Leakage Ratio,相邻频道泄漏比）基本无差别。为了验证该方法的有效性，实验 中对GaN，LDMOS的AB类功率放大器以及GaN的Doherty功率放大器进行验证。图6为根 据本发明实施例的AB类GaN功率放大器两种方法的对比结果的示意图。此前国际上已知 采用的最低的ADC采样率也在一倍带宽以上，而本发明提供的方法可以轻易实现ADC采样 率在一倍带宽下的数字预失真。
[0060] 根据本发明实施例的降低数字预失真中ADC采样速率的方法，采用低频采样作数 字预失真的方法，解决现有技术中需要将整个频带内的失真信号全部采集下来的问题。本 发明通过先建立正向模型估计输出然后再建立逆向模型作预失真器的参数，解决了在采样 频率在低于信号带宽的情况下的进行数字预失真方法，大幅度了降低设备对高速ADC的需 求。
[0061] 下面参考图7对本发明实施例的降低数字预失真中ADC采样速率的装置进行描 述。
[0062] 如图7所示，本发明实施例提供的降低数字预失真中ADC采样速率的装置，包括： 正向模型估计模块1、输出补全模块2和预失真器复制模块3。
[0063] 具体地，正向模型估计模块1的输入端分别与ADC采样装置6和DAC采样装置7 相连，其中ADC采样装置6通过下变频器与衰减控制装置5相连，DAC采样装置7通过上变 频器与功率放大器PA相连。模型估计模块1用于采用平移输入方式将功率放大器PA的输 入信号Xpd (η)与ADC采样装置6的ADC采样数据Yd(n)进行对齐，并通过正向模型估计出 功率放大器PA的正向模型参数。
[0064] 具体地，正向模型估计模块1将功率放大器PA的输入信号Xpd (η)以预设间隔N 采样，然后分成N份信号，将每份信号分别与ADC采样数据Yd (η)进行相关处理以获取整数 个延迟，将输入信号平移该延迟个单位，然后将输入信号向左和向右每一固定单位个单位 平移一次，该固定的时间平移距离是上一次循环的1/Ν。分别抽取后与ADC采样数据Yd (η) 进行相关处理，，找到相关峰的最大值，再将输入信号平移相当于该最大相关峰所在序列的 延迟，并通过判断该循环所能达到的最小时间误差是否小于所要求的时间误差来决定是否 重复本步骤。
[0065] 正向模型估计模块1采用下述步骤将功率放大器PA的输入信号Xpd (η)与输出信 号Yd (η)进行时间对齐：
[0066] 511:开始，令1^ = 0;
[0067] S12 :正向模型估计模块1将输入信号Xpd(n)向左和向右每隔ΝΛ平移一次，左 右各平移N-I次，得到总共2Ν-1个序列，分别记序号为-(N-I)，…，0,…，（N-I)，然后将 上述序列与输出的低采样率信号Yd(η)进行相关运算，求得各相关峰，其中最大的序号为 n e [-(N-I)，（N-I)]，将原来的输入信号平移η/#代替输入信号。
[0068] S13:正向模型估计模块1比较误差范围P与所允许的最小模型对齐精度e的大 小，如果大于e，则设置k = k+Ι循环步骤S12和S13,如果到达模型精度则终止循环；
[0069] S14:正向模型估计模块1设置最终的延迟可以表示为Σ^()η?/Λ^输出补全模块 2的输入端与正向模型估计模块1的输出端相连，输出补全模块2的输出端与预失真器4的 输入端相连，用于根据估计得到的功率放大器PA的输出信号和实际功率放大器输入信号 建立逆向模型，从而估计出预失真器4的参数e (η)。
[0070] 预失真器复制模块3的输出端与输出补全模块2的输入端相连，用于将预失真参 数e (η)复制到预失真器4,进行数字预失真处理。
[0071] 根据本发明实施例的降低数字预失真中ADC采样速率的装置，采用低频采样作数 字预失真的方法，解决现有技术中需要将整个频带内的失真信号全部采集下来的问题。本 发明通过先建立正向模型估计输出然后再建立逆向模型作预失真器的参数，解决了在采样 频率在低于信号带宽的情况下的进行数字预失真方法，大幅度了降低设备对高速ADC的需 求。
[0072] 在本说明书的描述中，参考术语"一个实施例"、"一些实施例"、"示例"、"具体示 例"、或"一些示例"等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特 点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不 一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何 的一个或多个实施例或示例中以合适的方式结合。
[0073] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例 性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨 的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。本发明的范围 由所附权利要求极其等同限定。
【权利要求】
1. 一种降低数字预失真中ADC采样速率的方法，其特征在于，包括如下步骤： 51 :米用平移输入方式将功率放大器的输入信号与输出信号进行时间对齐，其中所述 输出信号为ADC采样数据； 52 :根据时间对齐后的输入信号和输出信号，建立正向模型，通过正向模型估计出所述 功率放大器的正向模型参数； 53 :根据估计得到的正向模型参数，估计所述功率放大器的满采样率输出信号； S4:根据估计得到的所述功率放大器的输出信号和实际功率放大器输入信号建立逆向 模型，估计出预失真器的参数；以及 S5 :将所述预失真参数复制到预失真器以进行数字预失真处理。
2. 如权利要求1所述的降低数字预失真中ADC采样速率的方法，其特征在于，所述采用 平移输入方式将功率放大器的输入信号与ADC采样数据进行时间对齐，包括如下步骤： 511 :开始，令k=O; 512 :将输入信号向左和向右每隔N'平移一次，左右各平移N-I次，得到总共2N-1个 序列，分别记序号为-(N-I)，...，0, ...，（N-I)，然后将上述序列与输出的低采样率信号进 行相关运算，求得各相关峰，其中最大的序号为ne[-(N-l)，（Ν-1)]，将原来的输入信号平 移n/Pfk代替输入信号， S13:比较误差范围N^k与所允许的最小模对齐精度e的大小，如果大于e，则设置k=k+Ι循环S12和S13,如果到达模型精度则终止循环； S14:最终的延迟可以表示为Σ?,η?/Λ^。
3. -种降低数字预失真中ADC采样速率的装置，其特征在于，包括： 正向模型估计模块，所述正向模型估计模块的输入端分别与ADC采样装置和DAC采样 装置相连，所述ADC采样装置通过下变频器与衰减控制装置相连，所述DAC采样装置通过上 变频器与功率放大器相连，所述模型估计模块用于采用平移输入方式将所述功率放大器的 输入信号与所述ADC采样装置的ADC采样数据进行对齐，并通过正向模型估计出所述功率 放大器的正向模型参数； 输出补全模块，所述输出补全模块的输入端与所述正向模型估计模块的输出端相连， 所述输出补全模块的输出端与预失真器的输入端相连，用于根据估计得到的所述功率放大 器的输出信号和实际功率放大器输入信号建立逆向模型，估计出预失真器的参数；以及 预失真器复制模块，所述预失真复制模块的输出端与所述输出补全模块的输入端相 连，用于将所述预失真参数复制到所述预失真器以进行数字预失真处理。
4. 如权利要求3所述的降低数字预失真中ADC采样速率的装置，其特征在于，所述正向 模型估计模块采用下述步骤将所述功率放大器的输入信号与输出信号进行时间对齐： 511 :开始，令k= 0 ; 512 :所述正向模型估计模块将输入信号向左和向右每隔N'平移一次，左右各 平移Ν-1次，得到总共2Ν-1个序列，分别记序号为-(Ν-1)，. . .，0,. . .，（Ν-1)，然后 将上述序列与输出的低采样率信号进行相关运算，求得各相关峰，其中最大的序号为 ne[-(N-l)，（Ν-1)]，将原来的输入信号平移η/#代替输入信号， S13:所述正向模型估计模块比较误差范围N^k与所允许的最小模对齐精度e的大小， 如果大于e，则设置k=k+1循环S12和S13,如果到达模型精度则终止循环；S14:所述正向模型估计模块设置最终的延迟可以表示为心.
【文档编号】H03F1/32GK104320095SQ201410573047
【公开日】2015年1月28日 申请日期:2014年10月23日 优先权日:2014年10月23日
【发明者】王宗浩, 陈文华, 苏公喆 申请人:清华大学