1.一种锁存器，其特征在于，包括：耦接于电源与地线之间的第一逻辑单元以及第二逻辑单元，且所述第一逻辑单元与所述第二逻辑单元结构对称；
四个控制单元，包括：第一控制单元、第二控制单元、第三控制单元以及第四控制单元；其中：所述第一控制单元、所述第一逻辑单元以及所述第三控制单元组成通路；所述第二控制单元、所述第二逻辑单元以及所述第四控制单元组成通路；其中至少一个控制单元，适于控制所在通路的电源与地线之间的通路断开或闭合。
2.如权利要求1所述的锁存器，其特征在于，所述第一控制单元的输出端与所述第一逻辑单元的第一输出端耦接，至少一个前馈控制端与所述第一逻辑单元的输入端或所述第二逻辑单元的输入端耦接，时钟信号输入端适于输入第一时钟信号。
3.如权利要求1所述的锁存器，其特征在于，所述第二控制单元的输出端与所述第二逻辑单元的第一输出端耦接，至少一个前馈控制端与所述第二逻辑单元的输入端或所述第一逻辑单元的输入端耦接，时钟信号输入端适于输入第二时钟信号。
4.如权利要求1所述的锁存器，其特征在于，所述第三控制单元的输出端与所述第一逻辑单元的第二输出端耦接，至少一个前馈控制端与所述第一逻辑单元的输入端或所述第二逻辑单元的输入端耦接，时钟信号输入端适于输入第三时钟信号。
5.如权利要求1所述的锁存器，其特征在于，所述第四控制单元的输出端与所述第二逻辑单元的第二输出端耦接，至少一个前馈控制端与所述第二逻辑单元的输入端或所述第一逻辑单元的输入端耦接，时钟信号输入端适于输入第四时钟信号。
6.如权利要求1-5任一项所述的锁存器，其特征在于，所述四个控制单元中的至少一个控制单元包括：相互耦接的第一开关控制子单元和第二开关控制子单元。
7.如权利要求6所述的锁存器，其特征在于，所述第一开关控制子单元包括晶体管MC1，所述第二开关控制子单元包括晶体管MC2。
8.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为PMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的漏极耦接，栅极为时钟信号输入端，漏极为输出端；
所述晶体管MC2的源极与电源耦接，栅极为前馈控制端。
9.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为NMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的源极耦接，栅极为时钟信号输入端，漏极为输出端；
所述晶体管MC2的漏极与电源耦接，栅极为前馈控制端。
10.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为PMOS管，其中：
所述晶体管MC1的源极与电源耦接，栅极为时钟信号输入端，漏极与所述晶体管MC2的源极耦接；
所述晶体管MC2的栅极为前馈控制端，漏极为输出端。
11.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为NMOS管，其中：
所述晶体管MC1的源极与电源耦接，栅极为时钟信号输入端，漏极与所述晶体管MC2的漏极耦接；
所述晶体管MC2的栅极为前馈控制端，源极为输出端。
12.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为PMOS管，其中：
所述晶体管MC1的源极与电源耦接，栅极与所述晶体管MC2的漏极耦接，漏极为输出端；
所述晶体管MC2的源极为时钟信号输入端，栅极为前馈控制端。
13.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为PMOS管， 所述晶体管MC2为NMOS管，其中：
所述晶体管MC1的源极与电源耦接，栅极与所述晶体管MC2的源极耦接，漏极为输出端；
所述晶体管MC2的漏极为时钟信号输入端，栅极为前馈控制端。
14.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为NMOS管，所述晶体管MC2为NMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的漏极耦接，栅极为时钟信号输入端，漏极为输出端；
所述晶体管MC2的源极与地线耦接，栅极为前馈控制端。
15.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为NMOS管，所述晶体管MC2为PMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的源极耦接，栅极为时钟信号输入端，漏极为输出端；
所述晶体管MC2的漏极与地线耦接，栅极为前馈控制端。
16.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为NMOS管，所述晶体管MC2为NMOS管，其中：
所述晶体管MC1的源极与地线耦接，栅极为时钟信号输入端，漏极与所述晶体管MC2的源极耦接；
所述晶体管MC2的栅极为前馈控制端，漏极为输出端。
17.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为NMOS管，所述晶体管MC2为PMOS管，其中：
所述晶体管MC1的源极与地线耦接，栅极为时钟信号输入端，漏极与所述晶体管MC2的漏极耦接；
所述晶体管MC2的栅极为前馈控制端，漏极为输出端。
18.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为NMOS管，所述晶体管MC2为PMOS管，其中：
所述晶体管MC1的源极与地线耦接，栅极与所述晶体管MC2的漏极耦接，漏极为输出端；
所述晶体管MC2的源极为时钟信号输入端，栅极为前馈控制端。
19.如权利要求7所述的锁存器，其特征在于，所述晶体管MC1为NMOS管，所述晶体管MC2为NMOS管，其中：
所述晶体管MC1的源极与地线耦接，栅极与所述晶体管MC2的源极耦接，漏极为输出端；
所述晶体管MC2的漏极为时钟信号输入端，栅极为前馈控制端。
20.如权利要求1-5任一项所述的锁存器，其特征在于，所述四个控制单元中的至少一个控制单元包括：相互耦接的第一开关控制子单元、第二开关控制子单元和第三开关控制子单元。
21.如权利要求20所述的锁存器，其特征在于，所述第一开关控制子单元包括晶体管MC1，所述第二开关控制子单元包括晶体管MC2，所述第三开关控制子单元包括晶体管MC3。
22.如权利要求21所述的锁存器，其特征在于，所述晶体管MC1、所述晶体管MC2以及所述晶体管MC3均为PMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的漏极耦接，栅极为时钟信号输入端，漏极与所述晶体管MC3的源极耦接；
所述晶体管MC2的源极与电源耦接，栅极为第一前馈控制端；
所述晶体管MC3的栅极为第二前馈控制端，漏极为输出端。
23.如权利要求21所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为PMOS管，所述晶体管MC3为NMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的漏极耦接，栅极为时钟信号输入端，漏极与所述晶体管MC3的漏极耦接；
所述晶体管MC2的源极与电源耦接，栅极为第一前馈控制端；
所述晶体管MC3的栅极为第二前馈控制端，源极为输出端。
24.如权利要求21所述的锁存器，其特征在于，所述晶体管MC1、所述晶体管MC2以及所述晶体管MC3均为PMOS管，其中：
所述晶体管MC1的源极与电源耦接，栅极与所述晶体管MC2的漏极耦接，漏极与所述晶体管MC2的源极耦接；
所述晶体管MC2的源极为时钟信号输入端，栅极为第一前馈控制端；
所述晶体管MC3的栅极为第二前馈控制端，漏极为输出端。
25.如权利要求21所述的锁存器，其特征在于，所述晶体管MC1为PMOS管，所述晶体管MC2为NMOS管，所述晶体管MC3为NMOS管，其中：
所述晶体管MC1的源极与所述晶体管MC2的源极耦接，栅极与所述晶体管MC2的源极耦接，漏极为输出端；
所述晶体管MC2的栅极为第一前馈控制端，漏极为时钟信号输入端；
所述晶体管MC3的栅极为第二前馈控制端，漏极与电源耦接。
26.一种分频器，其特征在于，包括至少两个如权利要求1～25任一项所述的锁存器，其中，所述锁存器中的任一锁存器的第一输入端和第二输入端分别与另一锁存器的第一输出端和第二输出端耦接。