输出缓冲器电路、源极驱动器和生成源极驱动信号的方法与流程

技术领域

与本公开一致的设备、装置和方法涉及显示装置，更具体地讲，涉及一种控制转换速率或转换斜率的输出缓冲器电路、具有该输出缓冲器电路的源极驱动器及其源极驱动信号生成方法。

背景技术：

基于施加到数据线的数据电压的相位，驱动液晶显示装置的方法包括行反转、列反转和点反转等。行反转是指针对像素行将视频数据的相位反转并且将反转的视频数据施加到数据线的方法。列反转是指针对像素列将视频数据的相位反转并且将反转的视频数据施加到数据线的方法。点反转是指针对像素行和像素列将视频数据的相位反转并且将反转的视频数据施加到数据线的方法。

源极驱动器将数据电压提供给显示面板。如今，转换速率(SR)正显著提高以降低提供数据电压的源极驱动器的驱动功率。然而，数据电压的上升沿和下降沿的斜率由于数据电压的快速转换速率(FSR)而增大，因此出现大的电流峰，从而导致电磁干扰(EMI)和电容噪声。

技术实现要素：

一方面提供一种有效地控制具有快速转换速率的输入电压的斜率的源极驱动器及其驱动方法。

根据示例性实施例的方面，提供一种用于处理输入数据并且将处理的输入数据提供给显示面板的源极驱动器的输出缓冲器电路，所述输出缓冲器电路包括：快速转换速率(FSR)控制器，被配置为检测输入电压的转变期间以基于转换斜率信息来调节在检测到的转变期间生成的检测电流的大小并且生成转换速率控制信号作为调节结果；以及输出缓冲器，被配置为将输入电压作为具有响应于转换速率控制信号而选择的转换速率或转换斜率的源极驱动信号来输出。

根据示例性实施例的另一方面，提供一种用于处理视频数据并且驱动显示面板的源极驱动器，所述源极驱动器包括：数模转换器，被配置为将视频数据转换为分别与显示面板的源极线对应的多个模拟输入信号；以及输出缓冲器电路，被配置为基于转换斜率信息来处理所述多个模拟输入信号，将处理的模拟输入信号转换为具有两个或多个不同的转换速率或转换斜率的多个源极驱动信号，并且将源极驱动信号分别发送至源极线，其中，输出缓冲器电路按照源极驱动信号的组或者按照芯片来向所述多个源极驱动信号中的每一个分配转换速率或转换斜率。

根据示例性实施例的另一方面，提供一种生成用于处理图像信号并且驱动显示面板的源极驱动信号的方法，所述方法包括：接收与显示面板的每条源极线对应的模拟输入信号和转换斜率信息；利用模拟输入信号与反馈的输出信号之间的电平差来检测转变期间，并且生成与所述电平差对应的检测电流；以及基于转换斜率信息来控制检测电流的电平，对所控制的检测电流的电平进行镜像，并且基于所控制的检测电流的镜像电平来应用上拉或下拉输出信号的输出端子的控制操作。

根据示例性实施例的另一方面，提供一种源极驱动器的输出缓冲器电路，所述输出缓冲器包括：控制信号生成器，被配置为生成转换速率信息；以及快速转换速率(FSR)控制器，被配置为生成多个源极驱动信号并且基于转换速率信息来控制源极驱动信号的转换速率或转换斜率，使得至少一个源极驱动信号具有与其余源极驱动信号不同的转换速率或转换斜率。

附图说明

通过参考下面附图的以下描述，以上和其他方面将变得显而易见，其中，除非另外指明，否则贯穿各种附图，相同的参考标号指代相同的部件，并且其中

图1是示意性地示出根据示例性实施例的显示装置的框图；

图2是示出图1所示的显示装置的源极驱动器的框图；

图3是示意性地示出根据示例性实施例的图2所示的源极驱动器的输出缓冲器电路的框图；

图4是示例性地示出根据示例性实施例的图3所示的输出缓冲器电路的快速转换速率(FSR)控制器的电路图；

图5A和图5B是示例性地示出图4所示的各个控制器的配置和操作的示图；

图6是示例性地示出图3所示的输出缓冲器电路的输出缓冲器之一的电路图；

图7是示意性地示出根据示例性实施例的源极驱动器的转换斜率的控制特性的时序图；

图8是示例性地示出根据示例性实施例的从输出缓冲器电路提供的源极驱动信号的时序图；

图9是示出根据另一示例性实施例的FSR控制器的电路图；

图10是示意性地示出根据另一示例性实施例的输出缓冲器电路的框图；

图11是示例性地示出从图10所示的输出缓冲器电路的输出缓冲器提供的源极驱动信号的时序图；

图12是示出根据另一示例性实施例的源极驱动信号的时序图；

图13是示意性地示出根据示例性实施例的生成源极驱动信号的方法的流程图；

图14是示意性地示出根据另一示例性实施例的显示装置的框图；

图15是描述示例性实施例的效果的时序图；并且

图16是示出包括根据示例性实施例的显示装置的电子系统的框图。

具体实施方式

示例性实施例及其实现方法的方面和特征将从以下参照附图的描述变得显而易见，其中，将参照附图来详细描述示例性实施例。然而，本发明构思可按照各种不同的形式来实现，而不应被解释为仅限于所示出的示例性实施例。相反，提供这些示例性实施例作为示例以使本公开将是彻底和完整的，并且将向本领域技术人员充分传达发明构思的概念。本发明构思可由权利要求的范围来限定。同时，这里用来描述示例性实施例的术语并非意在限制本发明构思的范围。相同的参考标号始终指代相同的元件。

将理解，当元件被称作“在”另一元件“上”时，它可直接在所述另一元件上或者二者间可存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。如这里所用，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。

为了便于描述，可在这里使用诸如“在……之下”、“在……下面”、“下面的”、“在……上面”、“上面的”等的空间相对术语来描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解，除了图中所描绘的取向以外，这些空间相对术语还意在涵盖装置在使用或操作中的不同取向。相同的参考标号始终指代相同的元件。将理解，尽管可在里使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一区域、层或部分相区分。因此，在不脱离本发明构思的教导的情况下，下面所讨论的“第一”元件、组件、区域、层或部分可被称为“第二”元件、组件、区域、层或部分。

这里参照作为理想化的示例性实施例的示意图的截面图来描述示例实施例。因此，预期存在由于例如制造技术和/或公差导致的相对于示图的形状的变化。因此，示例性实施例不应被解释为限于这里所示的区域的特定形状，而是包括由于例如制造导致的形状偏差。因此，图中所示的区域本质上是示意性的，其形状并非意在示出区域的精确形状，并且并非意在限制本发明构思的范围。现在将在下文中结合附图描述示例性实施例。

图1是示意性地示出根据示例性实施例的显示装置的框图。参照图1，显示装置100可包括用于显示图像的显示面板110、源极驱动器120、栅极驱动器130和定时控制器140。

显示面板110可包括分别连接至多条栅极线和多条源极线的多个像素(以下称作“PX”)。各个像素可对应于用于显示图像的单位元。显示面板110的分辨率可根据像素PX的数量来确定。图1中示出像素111，其余像素可被省略。各个像素可显示一种基色。基色可包括(但不限于)红色、绿色、蓝色和白色。例如，基色还可包括诸如黄色、青色和品红色等的各种颜色。

源极驱动器120可响应于从定时控制器140提供的数据Data和数据控制信号DS，提供用于驱动源极线的源极驱动信号Y0至Yn-1。源极驱动器120可接收数据并且可提供快速转换速率(FSR)的源极驱动信号Y0至Yn-1。通常，即使转换速率快，电压的斜率在源极驱动信号Y0至Yn-1的上升或下降期间也可能不恒定。可能由于各种电路条件而难以在源极驱动信号Y0至Yn-1的上升或下降期间设置斜率。根据示例性实施例的源极驱动器120可高速地调节输入电压的斜率(以下称作“转换斜率”)。

源极驱动器120可不受限制地调节各个源极驱动信号Y0至Yn-1的转换斜率。源极驱动器120可基于从定时控制器140提供的转换斜率信息SSI来调节各个源极驱动信号Y0至Yn-1的转换斜率。例如，源极驱动器120可执行控制，使得源极驱动信号Y0至Yn-1具有不同的转换斜率。可选地，源极驱动器120可将源极驱动信号Y0至Yn-1分成多个组，并且可执行控制以使这些组具有彼此不同的转换斜率。此外，源极驱动器120可利用多个芯片来实现，来自这些芯片的源极驱动信号Yi可在源极驱动器120的控制下具有不同的转换斜率。具有这种功能的源极驱动器120的详细配置将参照图2来详细描述。

栅极驱动器130可响应于从定时控制器140提供的栅极控制信号GS在每条栅极线上顺序地输出栅极信号G0至Gm-1。多条栅极线可由栅极信号G0至Gm-1来驱动。栅极驱动器130可利用使用非晶硅薄膜晶体管(a-SiTFT)、氧化物半导体、晶体半导体、多晶硅半导体等的由非晶硅栅极(ASG)形成的电路来实现，并且可形成在与显示面板110相同的基底上。在另一示例性实施例中，栅极驱动器130可利用栅极驱动集成电路(IC)来实现，并且可连接至显示面板110的一侧。

定时控制器140可接收从显示装置100的外部提供的输入图像信息RGB和多个控制信号。定时控制器140可转换输入图像信息RGB的数据格式以适合于源极驱动器120的接口规格，并且可将转换结果提供给源极驱动器120。此外，定时控制器140可基于控制信号来生成数据控制信号DS(例如，输出开始信号、水平开始信号等)和栅极控制信号GS(例如，垂直开始信号、垂直时钟信号、垂直时钟条状信号)。数据控制信号DS可被提供给源极驱动器120，栅极控制信号GS可被提供给栅极驱动器130。

根据示例性实施例的定时控制器140可将转换斜率信息SSI提供给源极驱动器120。转换斜率信息SSI可提供自外部装置，或者可以是预编程的融合数据(fuse data)。基于转换斜率信息SSI，源极驱动器120可提供FSR的源极驱动信号并且可减小在转变期间生成的电流峰。这可意味着在显示装置100中生成的电磁干扰(EMI)或者电容噪声减小。

图2是示出图1所示的源极驱动器的框图。参照图2，源极驱动器120可包括移位寄存器121、数据锁存器123、数模转换器(DAC)125和输出缓冲器电路127。

移位寄存器121可接收时钟信号CLK和输入/输出控制信号DIO，并且可基于时钟信号CLK来生成多个锁存时钟信号LCLK0至LCLKn-1。锁存时钟信号LCLK0至LCLKn-1中的每一个可将数据锁存器123的锁存时间点确定为特定周期的时钟信号。

数据锁存器123可响应于移位寄存器121所提供的锁存时钟信号LCLK0至LCLKn-1来存储数据。数据锁存器123可响应于加载信号TP将存储的数据Data输出给DAC 125。数据锁存器123可响应于加载信号TP而提供输出电压D0至Dn-1。DAC 125可利用灰度电压GMA来生成输入电压Vin_0至Vin_n-1，输入电压Vin_0至Vin_n-1是与数据锁存器123的输出电压D0至Dn-1对应的模拟信号。

输出缓冲器电路127可基于转换斜率信息SSI[K:0]来提供输入电压Vin_0至Vin_n-1作为源极驱动信号Y0至Yn-1。输出缓冲器电路127可生成FSR的源极驱动信号Y0至Yn-1。另外，基于转换斜率信息SSI[K:0]，输出缓冲器电路127可执行控制以使对于组、对于通道或者对于芯片，源极驱动信号Y0至Yn-1分别具有不同的转换斜率。因此，可通过输出缓冲器电路127的转换速率或转换斜率的各种改变来减小由相同转换斜率而生成的电流峰。另外，可减小由于电流峰而引起的EMI或电容噪声。

为了提供上述功能，输出缓冲器电路127可包括FSR控制信号生成器122和FSR控制器124。FSR控制信号生成器122可生成与转换斜率信息SSI[K:0]对应的转换斜率控制信号，用于确定转换斜率的大小。FSR控制器124可响应于转换斜率控制信号而输出输入电压Vin_0至Vin_n-1作为具有各种转换斜率的FSR的源极驱动信号Y0至Yn-1。

以上，描述了根据示例性实施例的源极驱动器120的示例配置。基于转换斜率信息SSI[K:0]，源极驱动器120可提供输入电压Vin_0至Vin_n-1作为具有各种转换斜率的源极驱动信号Y0至Yn-1。因此，可减小由相同转换斜率的源极驱动信号Y0至Yn-1导致的电流峰，并且可防止影响显示面板的EMI或电容噪声。

图3是示意性地示出图2所示的输出缓冲器电路的示例性实施例的框图。参照图3，输出缓冲器电路127a可基于转换斜率信息SSI_i、SSI_i+1和SSI_i+2的提供来提供具有各种级别的转换斜率的源极驱动信号Yi至Yn-1。为了提供这种功能，输出缓冲器电路127a可包括针对每条源极线的FSR控制信号生成器122_1至122_n、FSR控制器124_1至124_n以及输出缓冲器126_1至126_n。输出缓冲器126_1至126_n中的每一个可设置有相应的输出开关SW_OUT_i，以便控制从输出缓冲器到相应的源极驱动信号Yi至Yn-1的输出。另外，还可提供共享线，该共享线可通过共享线开关SW_Share连接至输出开关SW_OUT_i的输出。这里，将描述用于提供一个源极驱动信号Yi的FSR控制信号生成器122_1、FSR控制器124_1和输出缓冲器126_1的操作。然而，相同的操作可同样被应用于FSR控制信号生成器122_j(1≤j≤n，j是自然数)、FSR控制器124_j和输出缓冲器126_j，用于生成源极驱动信号Y0至Yn-1中的每一个，因此省略其重复的描述。

FSR控制信号生成器122_1可接收用于确定源极驱动信号Yi的转换速率或转换斜率的转换斜率信息SSI_i。转换斜率信息SSI_i可表示用于确定源极驱动信号Yi的转换速率或转换斜率的大小的信息。转换斜率信息SSI_i可从诸如图1所示的定时控制器140、融合选项(fuse option)或者只读存储器(ROM)的各种配置提供。转换斜率信息SSI_i可由用户选择，并且可被编程于诸如融合选项的组件中。FSR控制信号生成器122_1可基于转换斜率信息SSI_i来输出用于控制FSR控制器124_1的控制信号VBP_i[L:0]和VBN_i[L:0]。控制信号VBP_i[L:0]和VBN_i[L:0]中的每一个可以是用于控制从FSR控制器124_1生成的电流的大小的模拟电平的电压信号，或者可以是用于控制并联连接的多个开关的开关信号。

FSR控制器124_1可基于控制信号VBP_i[L:0]和VBN_i[L:0]来生成用于控制输出缓冲器126_1的转换速率的转换速率控制信号SRC 1和SRC 2。转换速率控制信号SRC 1和SRC 2的电流电平可根据由控制信号VBP_i[L:0]和VBN_i[L:0]确定的电流电平而改变。即，可根据控制信号VBP_i[L:0]和VBN_i[L:0]的大小或电平来容易地改变转换速率控制信号SRC 1和SRC 2的电流电平。

输出缓冲器126_1可响应于转换速率控制信号SRC 1和SRC 2而发送输入电压Vin_i作为输出电压Vout_i。下面，输入电压Vin_i可对应于从DAC 125输出的输入电压Vin_0至Vin_n-1。输出电压Vout_i可作为源极驱动信号Yi由开关SW_OUT_i提供。输出缓冲器126_1可自由地调节根据转换速率控制信号SRC 1和SRC 2的大小而输出的输出电压Vout_i的转换速率或转换斜率。即，可根据转换斜率信息SSI_i来设置转换速率控制信号SRC 1和SRC 2的大小。此外，作为输出缓冲器126_1的输出的源极驱动信号Yi可基于转换速率控制信号SRC 1和SRC 2而具有各种大小的转换速率(SR)或转换斜率(SS)。

图4是示例性地示出图3所示的FSR控制器的实施例的电路图。参照图4，FSR控制器124_1可包括电流控制器124_1a和124_1b、转变检测器124_1c以及转换速率(SR)提升电路124_1d。FSR控制器124_1可利用控制信号VBP_i[L:0]和VBN_i[L:0]来直接调节根据输入电压Vin_i与输出电压Vout_i之间的电平差而生成的检测电流It的大小。此外，调节的检测电流It的镜像电流lu和ld可基本上被提供作为转换速率控制信号SRC 1和SRC 2，或者可在被提升之后被提供给输出缓冲器126_1。这里，输入电压Vin_i和输出电压Vout_i可分别表示输出缓冲器126_1的输入和输出。

转变检测器124_1c可检测输入至输出缓冲器126_1的输入电压Vin_i与输出电压Vout_i之间的电平差。因此，转变检测器124_1c可包括NMOS晶体管N3和PMOS晶体管P3，NMOS晶体管N3和PMOS晶体管P3的各自的栅极端子被供应输入电压Vin_i。当输入电压Vin_i和输出电压Vout_i具有相同的电平时，NMOS晶体管N3或PMOS晶体管P3的栅极电压和源极电压可彼此相同。因此，NMOS晶体管N3或PMOS晶体管P3可保持在截止状态。在输入电压Vin_i和输出电压Vout_i彼此相同的期间，输出电压Vout_i可保持在与输入电压相同的稳定电压电平下。这里，可不生成转变检测器124_1c的检测电流It。

另一方面，当输入电压Vin_i高于输出电压Vout_i时，NMOS晶体管N3或PMOS晶体管P3的栅源电压可超出其阈值电压。因此，NMOS晶体管N3或PMOS晶体管P3可导通，并且可生成检测电流It。

此时，检测电流It可通过分别利用电流镜像电路实现的PMOS晶体管P1和P2作为上拉控制电流lu和下拉控制电流ld被提供给转换速率提升电路124_1d。上拉控制电流lu和下拉控制电流ld的大小可由提供给电流控制器124_1a和124_1b的控制信号VBP_i[L:0]和VBN_i[L:0]来直接控制。

转换速率(SR)提升电路124_1d可将上拉控制电流lu和下拉控制电流ld调节至用于输出缓冲器126_1的电平，并且可将上拉控制电流lu和下拉控制电流ld转换为电压型控制信号。转换速率提升电路124_1d可分别输出上拉控制电流lu和下拉控制电流ld作为转换速率控制信号SRC 1和SRC 2。这里，第一转换速率控制信号SRC 1可表示用于控制在输出电压Vout_i的上升期间的转换速率或转换斜率的信号。此外，第二转换速率控制信号SRC 2可表示用于控制在输出电压Vout_i的下降期间的转换速率或转换斜率的信号。

根据上述FSR控制器124_1，由转变检测器124_1c生成的检测电流It的电平可直接由控制信号VBP_i[L:0]和VBN_i[L:0]来控制。此外，当与检测电流It的电平对应的值的转换速率控制信号SRC 1和SRC 2被提供给输出缓冲器126_1时，可控制源极驱动信号Yi的初始转换斜率。随着从转变检测器124_1c生成的检测电流It的大小被控制，可高速地控制输出缓冲器126_1的上拉和下拉操作。

图5A和图5B是示例性地示出图4所示的电流控制器124_1a和124_1b中的每个的配置和操作的示图。图5A示出电流控制器124_1a和124_1b的示例配置。参照图5A，电流控制器124_1a和124_1b可分别包括晶体管T1和T2，用于基于栅极电压的电平控制流入沟道的电流的大小。

第一电流控制器124_1a可利用接收控制信号VBP_i[L:0]作为栅极电压的晶体管T1来实现。包括在第一电流控制器124_1a中的晶体管T1可以是根据控制信号VBP_i[L:0]的电平来控制沟道的长宽比的NMOS晶体管。因此，可根据作为栅极电压提供的控制信号VBP_i[L:0]的大小来控制流入第一电流控制器124_1a的检测电流It的大小。

第二电流控制器124_1b可利用接收控制信号VBN_i[L:0]作为栅极电压的晶体管T2来实现。包括在第二电流控制器124_1b中的晶体管T2可以是根据控制信号VBN_i[L:0]的电平来控制沟道的长宽比的NMOS晶体管。因此，可根据作为栅极电压提供的控制信号VBN_i[L:0]的大小来控制流入第二电流控制器124_1b的检测电流It的大小。

这里，描述了利用NMOS晶体管来实现电流控制器124_1a和124_1b的示例性实施例。然而，电流控制器124_1a和124_1b可另选地由PMOS晶体管或者利用各种开关元件来实现。此外，分别提供给电流控制器124_1a和124_1b的控制信号VBP_i[L:0]和VBN_i[L:0]可具有相同的电平。即，与转换斜率信息SSI_i对应的控制信号VBP_i[L:0]和VBN_i[L:0]可具有相同的电平。因此，可根据控制信号VBP_i[L:0]和VBN_i[L:0]来有效地控制电流控制器124_1a和124_1b的检测电流It。

图5B是示意性地示出根据控制信号VBP_i[L:0]的电平的检测电流It的大小的时序图。参照图5B，第一电流控制器124_1a可控制根据控制信号VBP_i[L:0]的电平而流过的检测电流It的电平。

这里，可假设用于控制转换斜率(SS)的大小的转换斜率信息SSI[1:0]作为用于确定四个电平的值给出。当转换斜率信息SSI[L:0]具有四个值SSI[00]、SSI[01]、SSI[10]和SSI[11]中的一个值时，作为电压信号输出的控制信号VBP_i[1:0]和VBN_i[1:0]中的每个可具有四种不同的电平。

例如，控制信号VBP_i[1:0]可具有四种电平VBP_i[00]、VBP_i[01]、VBP_i[10]和VBP_i[11]中的一个。然后，第一电流控制器124_1a可生成根据这四种电平VBP_i[00]、VBP_i[01]、VBP_i[10]和VBP_i[11]来控制的检测电流It。同样，尽管未示出，但是第二电流控制器124_1b可利用控制信号VBN_i[00]、VBN_i[01]、VBN_i[10]和VBN_i[11]来控制检测电流It。

图6是示例性地示出图3所示的输出缓冲器126_1、126_2和126_3中的一个的电路图。参照图6，输出缓冲器126_1可包括输入电路127、负载电路128和输出电路129。

输入电路127可按照折叠式共源共栅(folded-cascode)运算跨导放大器(OTA)的形式实现。折叠式共源共栅OTA可将输入电压之间的差转换为电流并传送。折叠式共源共栅OTA可包括通过偏置电压VB1来开关电源电压VDD的晶体管P13以及各自连接至晶体管P13的PMOS晶体管P11和P12。晶体管P13可响应于偏置电压VB1向PMOS晶体管P11和P12提供恒定偏置电流。

另外，输入电路127可包括通过偏置电压VB2来连接至地VSS的晶体管N13以及各自连接至晶体管N13的NMOS晶体管N11和N12。晶体管N13可响应于偏置电压VB2向NMOS晶体管N11和N12提供恒定偏置电流。NMOS晶体管N11和N12可响应于输入电压Vin_i与输出电压Vout_i之间的差分电压分别从负载电路128生成第一负载电流ILU和第二负载电流ILUB。PMOS晶体管P11和P12可响应于输入电压Vin_i与输出电压Vout_i的差分电压分别向负载电路128提供第三负载电流ILDB和第四负载电流ILD。

因此，输入电路127可将输入电压Vin_i与输出电压Vout_i之间的差分电压转换为电流的大小，并且可将电流的大小发送至负载电路128。

负载电路128可包括具有PMOS晶体管P21和P22的第一电流镜以及具有NMOS晶体管N21和N22的第二电流镜。第一电流镜和第二电流镜可向负载电路128提供电流。负载电路128可包括通过偏置电压VB3和VB4将PMOS晶体管P21的漏极端子和NMOS晶体管N21的漏极端子连接的晶体管P23和N23。例如，晶体管P23和N23可用作第一浮动电流源。负载电路128可包括通过偏置电压VB3和VB4将PMOS晶体管P22的漏极端子和NMOS晶体管N22的漏极端子连接的晶体管P24和N24。例如，晶体管P24和N24可用作第二浮动电流源。

负载电路128可包括连接在输出节点NO3与第一节点NO1之间的用于控制输出电路129的上拉晶体管P31的第一电容器C1。负载电路128可包括连接在输出节点NO3与第二节点NO2之间的用于控制输出电路129的下拉晶体管N31的第二电容器C2。

输出电路129可包括PMOS晶体管P31，PMOS晶体管P31具有连接至与第一电流镜的PMOS晶体管P22的漏极端子对应的第一节点NO1的栅极端子并且连接在电源电压VDD与输出节点NO3之间。输出电路129可包括NMOS晶体管N31，NMOS晶体管N31具有连接至与第二电流镜的NMOS晶体管N22的漏极端子对应的第二节点NO2的栅极端子并且连接在地电压VSS与输出节点NO3之间。另外，转换速率控制信号SRC 1可被提供给第一节点NO1，转换速率控制信号SRC 2可被提供给第二节点NO2。

根据示例性实施例，输出缓冲器126_1可使得利用转换速率控制信号SRC 1和SRC 2来在输出电压Vout_i的转变期间控制转换斜率成为可能。在输入电压Vin_i高于输出电压Vout_i的转变期间，输入电路127可增大第一负载电流ILU和第四负载电流ILDB。这里，输出电路129中的上拉晶体管P31的第一节点NO1的电压可减小，因此输出电压Vout_i的转换速率可增大。特别是，在输出电压Vout_i的转变期间，转换斜率可显著增大。另外，在转变期间，上拉晶体管P31的第一节点NO1的电压可根据控制信号SRC 1被另外地控制以便具有各种电平，因此可调节输出电压Vout_i的转换斜率。这可意味着通过控制转换速率控制信号SRC 1和SRC 2的大小来不同地控制输出电压Vout_i的转换斜率使其具有各种大小。

图7是示意性地示出根据示例性实施例的源极驱动器的转换斜率的控制特性的时序图。参照图7，可根据转换斜率信息(即，SSI[1:0])将输入至输出缓冲器电路127的输入电压Vin_i提供为各种转换速率(SR)和转换斜率(SS)的输出电压Vout_i。

为了方便描述，假设以理想方波的形式提供输入电压Vin_i。即，输入电压Vin_i在时间T0可从低电平(即，0V)上升至高电平Vi，并且在时间T5可从高电平Vi转变为低电平(即，0V)。输出缓冲器电路127可基于输入电压Vin_i来提供具有根据转换斜率信息(SSI[1:0])而变化的转换速率或转换斜率的输出电压Vout_i。

首先，当转换斜率的大小是与最小值对应的SSI[00]时，输出电压Vout_i可在时间T0开始上升，并且可在时间T4稳定至固定电压Vo。在下降期间，输出电压Vout_i可在时间T5开始下降并且可在时间T9稳定至地电平(即，0V)。因此，在转换斜率信息(即，SSI[00])中，输出电压Vout_i的转换速率可被示出为Vo/Δt4。此外，输出电压Vout_i的上升斜率可被示出为最小。

当转换斜率信息(SSI)是SSI[01]时，输出电压Vout_i可在时间T0开始上升并且可在时间T3稳定至固定电压(即，Vo)。在下降期间，输出电压Vout_i可在时间T5开始下降并且可在时间T8固定至地电平(即，0V)。在转换斜率信息SSI(即，SSI[01])中，输出电压Vout_i的转换速率可被示出为Vo/Δt3。即，与SSI[01]的转换斜率信息对应的输出电压Vout_i的转换速率可大于与SSI[00]的转换斜率信息对应的输出电压Vout_i的转换速率。另外，与SSI[01]的转换斜率信息对应的输出电压Vout_i的上升斜率可大于与SSI[00]的转换斜率信息对应的输出电压Vout_i的上升斜率。

当转换斜率信息为SSI[10]时，输出电压Vout_i可在时间T0开始上升并且可在时间T2稳定至固定电压(即，Vo)。此外，在下降期间，输出电压Vout_i可在时间T5开始下降并且可在时间T7固定至地电压电平(即，0V)。因此，输出电压Vout_i的转换速率可被示出为与SSI[10]的转换斜率信息对应的Vo/Δt2。即，与SSI[10]的转换斜率信息对应的输出电压Vout_i的转换速率可大于与SSI[01]的转换斜率信息对应的输出电压Vout_i的转换速率。另外，与SSI[10]的转换斜率信息对应的输出电压Vout_i的上升斜率可大于与SSI[01]的转换斜率信息对应的输出电压Vout_i的上升斜率。

当转换斜率信息为SSI[11]时，输出电压Vout_i可在时间T0开始上升并且可在时间T1稳定至固定电压(即，Vo)。此外，在下降期间，输出电压Vout_i可在时间T5开始下降并且可在时间T6固定至地电压电平(即，0V)。因此，输出电压Vout_i的转换速率可被示出为与SSI[11]的转换斜率信息对应的Vo/Δt1。即，与SSI[11]的转换斜率信息对应的输出电压Vout_i的转换速率可大于与SSI[10]的转换斜率信息对应的输出电压Vout_i的转换速率。另外，与SSI[11]的转换斜率信息对应的输出电压Vout_i的上升斜率可大于与SSI[10]的转换斜率信息对应的输出电压Vout_i的上升斜率。

如上所述，可基于转换斜率信息的电平自由地调节输出电压Vout_i的转换速率或转换斜率的大小使其具有各种电平。这里，描述了转换斜率信息SSI[1:0]具有四种电平，但是本发明构思不限于此。转换斜率信息可基于位数被设定为细分的电平。

图8是示例性地示出根据示例性实施例的从输出缓冲器电路提供的源极驱动信号的时序图。参照图8，输出缓冲器电路127可调节源极驱动信号Y0至Yn-1中的每一个的转换速率(SR)或转换斜率(SS)。当源极驱动信号Y0至Yn-1中的每一个的转换速率或转换斜率的大小被不同地改变时，在源极驱动信号的输出时间消耗的电流或功率的峰可相对平滑。

源极驱动信号Yi可表示当转换斜率信息为SSI[00]时通过处理输入电压而生成的信号。此时，源极驱动信号Yi的转换速率或转换斜率可具有最低值。源极驱动信号Yi+1可表示当转换斜率信息为SSI[01]时通过处理输入电压而生成的信号。这里，与当转换斜率信息为SSI[00]时处理的源极驱动信号Yi相比，源极驱动信号Yi+1的转换速率或转换斜率可具有相对大的值。

源极驱动信号Yi+2可表示当转换斜率信息为SSI[10]时通过处理输入电压而生成的信号。这里，与当转换斜率信息为SSI[01]时所处理的源极驱动信号Yi+1相比，源极驱动信号Yi+2的转换速率或转换斜率可具有相对大的值。源极驱动信号Yi+3可表示当转换斜率信息为SSI[11]时通过处理输入电压而生成的信号。这里，与当转换斜率信息为SSI[10]时所处理的源极驱动信号Yi+2相比，源极驱动信号Yi+3的转换速率或转换斜率可具有相对大的值。

如图8所示，在源极驱动信号Yi、Yi+1、Yi+2和Yi+3的转变时间，输出缓冲器电路127的电源电压VDD的波形可显著改变。电源电压VDD的波动可形成根据源极驱动信号Yi、Yi+1、Yi+2和Yi+3的不同转换速率或转换斜率而相对平滑的波形。当源极驱动信号Yi、Yi+1、Yi+2和Yi+3被设置为具有相同的转换速率或相同的转换斜率时，电流峰可相对增大，从而导致EMI或电容噪声。然而，通过将源极驱动信号Yi、Yi+1、Yi+2和Yi+3设置为具有被不同地改变的另一转换速率或转换斜率，电流峰的大小可显著减小。因此，可改善EMI或电容噪声。

图9是示出根据另一示例性实施例的FSR控制器的电路图。参照图9，FSR控制器124_1’可包括电流控制器124_1a’和124_1b’、转变检测器124_1c以及转换速率(SR)提升电路124_1d。FSR控制器124_1’可利用控制信号VBP_i[L:0]和VBN_i[L:0]来调节根据输入电压Vin_i与输出电压Vout_i之间的电平差而生成的检测电流It的大小。此外，调节的检测电流It的镜像电流lu和Id可被提供给转换速率控制信号SRC 1和SRC 2，或者可在提升之后被提供给输出缓冲器126_1。转变检测器124_1c和转换速率提升电路124_1d可与图4中的那些基本上相同，因此可省略它们的详细描述。

转变检测器124_1c可生成检测电流It，并且第一电流控制器124_1a’和第二电流控制器124_1b’可控制检测电流It的大小。并联连接在电源电压VDD与转变检测器124_1c之间的多个第一PMOS晶体管P1以及并联连接在电源电压VDD与转换速率提升电路124_1d之间的多个第二PMOS晶体管P2可构成电流镜。此外，第一电流控制器124_1a’可调节利用控制信号VBP_i[L:0]镜像的电流的大小。这里，控制信号VBP_i[L:0]可以是开关信号。即，检测电流It的大小或者镜像电流Iu的大小可根据在多个NMOS晶体管中的响应于控制信号VBP_i[L:0]而导通的晶体管的数量来控制。

并联连接在地电压VSS与转变检测器124_1c之间的多个第一NMOS晶体管N1以及并联连接在地电压VSS与转换速率提升电路124_1d之间的多个第二NMOS晶体管N2可构成电流镜。此外，第二电流控制器124_1b’可调节利用控制信号VBN_i[L:0]镜像的电流的大小。这里，控制信号VBN_i[L:0]可以是开关信号。即，检测电流It的大小或者镜像电流Id的大小可根据在多个NMOS晶体管中的响应于控制信号VBN_i[L:0]而导通的晶体管的数量来控制。

图10是示意性地示出根据另一示例性实施例的输出缓冲器电路的框图。参照图10，输出缓冲器电路127b可提供源极驱动信号Yi至Yi+2、Yi+3至Yi+5等，这些源极驱动信号被分成具有不同转换斜率的源极线组。为了提供这种功能，输出缓冲器电路127b可包括被分别分配给源极线组Yi至Yi+2、Yi+3至Yi+5等的FSR控制信号生成器122_1、122_2等。即，FSR控制信号生成器122_1被分配给源极线组Yi至Yi+2，FSR控制信号生成器122_2被分配给源极线组Yi+3至Yi+5。

输出缓冲器电路127b可包括FSR控制器124_1、124_2、124_3、124_4、124_5、124_6等以及输出缓冲器126_1、126_2、126_3、126_4、126_5、126_6等。例如，在图10中示出可针对一条源极线提供一个FSR控制器(例如，124_1)和一个输出缓冲器(例如，126_1)。因此，FSR控制器124_1和输出缓冲器126_1可被提供用于源极线Yi，FSR控制器124-3和输出缓冲器126_3可被提供用于源极线Yi+2等。这里，FSR控制器124_1、124_2、124_3、124_4、124_5、124_6等和输出缓冲器126_1、126_2、126_3、126_4、126_5、126_6等可与参照图3所描述的相同，因此可省略它们的详细描述。

FSR控制信号生成器122_1可接收转换斜率信息(即，SSI[00])。这里，假设提供具有四种电平的转换斜率信息SSI[1:0]。然而，转换斜率信息SSI[1:0]可具有各种电平以改善降低显示装置的EMI或电容噪声的性能。

FSR控制信号生成器122_1可接收转换斜率信息(即，SSI[00])并且可生成控制信号VBP[00]和VBN[00]，控制信号VBP[00]和VBN[00]是模拟信号或数字信号。此外，FSR控制信号生成器122_1可将所生成的控制信号VBP[00]和VBN[00]提供给FSR控制器124_1、124_2和124_3。FSR控制器124_1、124_2和124_3中的每个可生成与控制信号VBP[00]和VBN[00]对应的转换速率控制信号并且可将转换速率控制信号提供给输出缓冲器126_1、126_2和126_3。输出缓冲器126_1、126_2和126_3可将具有相同转换速率或转换斜率的第一组源极驱动信号Yi、Yi+1和Yi+2发送至显示面板110。第一组源极驱动信号Yi、Yi+1和Yi+2的转换速率(SR)或转换斜率(SS)可被设置为具有与转换斜率信息(即，SSI[00])对应的值。

FSR控制信号生成器122_2可接收转换斜率信息(即，SSI[01])并且可生成控制信号VBP[01]和VBN[01]。此外，FSR控制信号生成器122_2可将所生成的控制信号VBP[01]和VBN[01]提供给FSR控制器124_4、124_5和124_6。FSR控制器124_4、124_5和124_6中的每一个可生成与控制信号VBP[01]和VBN[01]对应的转换速率控制信号SRC 1和SRC 2并且可将转换速率控制信号SRC 1和SRC 2提供给输出缓冲器126_4、126_5和126_6。输出缓冲器126_4、126_5和126_6可将具有相同的转换速率或相同的转换斜率的第二组源极驱动信号Yi+3、Yi+4和Yi+5发送至显示面板110。第二组源极驱动信号Yi+3、Yi+4和Yi+5的转换速率或转换斜率可被设置为具有与转换斜率信息(即，SSI[01])对应的值。

因此，第一组源极驱动信号Yi、Yi+1和Yi+2和第二组源极驱动信号Yi+3、Yi+4和Yi+5可被控制为针对组而具有不同的转换速率或者不同的转换斜率。尽管未示出，但是从输出缓冲器电路127b输出的所有源极驱动信号Y0至Yn-1可被生成为根据组而彼此具有不同的转换速率或者不同的转换斜率，从而可以去除由于相同的转换速率或者相同的转换斜率而生成的电流峰所导致的EMI或电容噪声。

示例性实施例被举例说明为提供转换斜率信息(例如，SSI[00])以确定三个连续的源极驱动信号Yi、Yi+1和Yi+2的转换速率或转换斜率。然而，本发明构思的范围和精神可不限于此。即，可提供转换斜率信息(例如，SSI[00])以确定两个或多个连续的源极驱动信号Yi、Yi+1和Yi+2的转换速率或转换斜率。此外，可提供转换斜率信息(例如，SSI[00])以确定两个或多个不连续的源极驱动信号(例如，Yi、Yi+1024和Yi+2048)的转换速率或转换斜率。

图11是示例性地示出从图10中的输出缓冲器提供的源极驱动信号的时序图。参照图11，源极驱动信号可根据组而彼此具有不同的转换速率或不同的转换斜率。这里，假设源极驱动信号的稳定电压具有相同的大小Vo。

可基于转换斜率信息(即，SSI[00])来处理第一组源极驱动信号Yi、Yi+1和Yi+2。此外，可基于转换斜率信息(即，SSI[01])来处理第二组源极驱动信号Yi+3、Yi+4和Yi+5。第一组源极驱动信号Yi、Yi+1和Yi+2可具有比第二组源极驱动信号Yi+3、Yi+4和Yi+5小的转换速率和转换斜率。例如，第一组源极驱动信号Yi、Yi+1和Yi+2可具有转换速率(即，SR＝Vo/Δt1)和转换斜率(即，SS＝θ₁)。此外，第二组源极驱动信号Yi+3、Yi+4和Yi+5可具有转换速率(即，SR＝Vo/Δt2)和转换斜率(即，SS＝θ₂，θ2>θ₁)。

如图11所示，根据示例性实施例，图2所示的源极驱动器120可按照组来控制源极驱动信号的转换速率(SR)或转换斜率(SS)，因此当提供源极驱动信号Y0至Yn-1时(具体地讲，当信号转变时)所生成的电流峰可显著减小。根据示例性实施例，可通过将源极驱动信号Y0至Yn-1设置为具有各种转换速率或转换斜率来实现无EMI或无电容噪声的显示装置。

图12是示出根据另一示例性实施例的源极驱动信号的时序图。参照图12，在包括多个芯片的源极驱动器中，源极驱动信号可被控制以使芯片被分别设置为具有不同的转换速率(SR)或转换斜率(SS)。这里，假设源极驱动信号的稳定电压具有相同的大小。

例如，第一芯片的源极驱动器可提供基于转换斜率信息(即，SSI[00])处理的源极驱动信号Yi。第二芯片的源极驱动器可提供基于转换斜率信息(即，SSI[01])处理的源极驱动信号Yi+n。第三芯片的源极驱动器可提供基于转换斜率信息(即，SSI[10])处理的源极驱动信号Yi+2n。第四芯片的源极驱动器可提供基于转换斜率信息(即，SSI[11])处理的源极驱动信号Yi+3n。这里，示例性实施例被举例说明为通过四种不同的转换斜率信息(即，SSI[00]、SSI[01]、SSI[10]、SSI[11])来设置各个芯片。然而，本发明构思的范围和精神不限于此。另外，转换斜率信息可按照组被指派给芯片。另外，各个芯片可基于至少两个转换斜率信息SSI来处理源极驱动信号。

因为针对芯片分配源极驱动信号的转换速率(SR)或转换斜率(SS)，所以当提供源极驱动信号时源极驱动器120的电流峰或者功率峰可相对平滑。

图13是示意性地示出根据示例性实施例的生成源极驱动信号的方法的流程图。参照图13，可根据转换斜率信息SSI生成具有各种大小的转换速率(SR)或转换斜率(SS)的源极驱动信号。

在操作S110，源极驱动器120的输出缓冲器电路127可从DAC 125接收将分别提供给源极驱动线Y0至Yn-1的输入电压Vin_i。输出缓冲器电路127可接收转换斜率信息SSI[L:0]，用于确定源极驱动线Y0至Yn-1中的每个的转换速率或转换斜率。转换斜率信息SSI[L:0]可通过定时控制器140从外部装置提供，或者可利用融合选项提供。可提供转换斜率信息SSI[L:0]以使源极驱动线Y0至Yn-1分别具有不同的转换速率或转换斜率。此外，可提供转换斜率信息SSI[L:0]可以使源极驱动线Y0至Yn-1的组分别具有不同的转换速率或转换斜率。另外，可提供转换斜率信息SSI[L:0]以使源极驱动线Y0至Yn-1针对芯片具有不同的转换速率或转换斜率。

在操作S120，FSR控制器124_i可检测输入电压Vin_i是否转变。例如，FSR控制器124_i可使用输出缓冲器126_i的输入电压Vin_i与输出电压Vout_i之间的电平差。当输入电压Vin_i高于输出电压Vout_i时，可生成检测电流It。生成检测电流It的持续时间可被确定为输出电压Vout_i的转变期间。

在操作S130，FSR控制器124_i可生成转换速率控制信号SRC 1和SRC2并且将所生成的转换速率控制信号SRC 1和SRC 2应用于输出缓冲器126_i的上拉晶体管或下拉晶体管。可根据转换斜率信息SSI[L:0]来控制将生成的电流量，从而可有效地控制上拉晶体管和下拉晶体管。因此，可在输入电压Vin_i的上升期间不受限制地控制输出电压Vout_i的转换速率或转换斜率。

可根据上述方法单独地、按照组或者按照芯片来控制多个源极驱动信号Y0至Yn-1的转换速率或转换斜率。即，可控制通过设置转换斜率信息SSI[L:0]而选择的源极驱动信号的转换速率或转换斜率。因此，当来自源极驱动器120的源极驱动信号Y0至Yn-1具有各种值的转换速率或转换斜率时，可减小在源极驱动信号Y0至Yn-1的转变期间生成的峰电流的大小。这可意味着显示装置100中生成的EMI或电容噪声可由于峰电流的减小而减小。

图14是示意性地示出根据另一示例性实施例的显示装置的框图。参照图14，显示装置200可包括用于显示图像的显示面板210、源极驱动器220、栅极驱动器230、定时控制器240以及用于设置源极驱动信号Y0至Yn-1中的每个的转换速率和转换斜率的值的融合逻辑(fuse logic)250。这里，显示面板210、源极驱动器220、栅极驱动器230和定时控制器240与图1中的那些相同，因此可省略它们的描述。

融合逻辑250可存储用于设置从源极驱动器220输出的源极驱动信号Y0至Yn-1的转换速率和转换斜率的值的转换斜率信息SSI。例如，当显示装置200被启动或被初始化时，融合逻辑250可将转换斜率信息SSI提供给定时控制器240或源极驱动器220。源极驱动器220可基于从融合逻辑250提供的转换斜率信息SSI来生成各自具有各种大小的快速转换速率和转换斜率的源极驱动信号Y0至Yn-1。

根据示例性实施例的源极驱动器220可提供具有各种大小的转换速率或转换斜率的源极驱动信号Y0至Yn-1，从而可显著地减小在转变时间点生成的电流峰的电平。源极驱动器220可实现不受驱动像素211时所生成的EMI或电容噪声的影响的显示装置。

图15是用于描述示例性实施例的效果的时序图。参照图15，可实现容易地控制转换速率(SR)或转换斜率(SS)的输出缓冲器电路127。

当不控制根据示例性实施例的检测电流It的生成量时，当输出缓冲器的转换速率被改善时可按照第一输出电压Vout1的形式来提供源极驱动信号。调节前的转换速率(即，SR1＝Vo/Δt4)可通过转换速率的增大而改变为转换速率(即，SR2＝Vo/Δt3)。即，波形Vo可被提供为转换速率被改善的输出Vo’。然而，可能难以在转变期间的起始点T0控制转换斜率(即，初始转换斜率)。

另一方面，根据示例性实施例，FSR控制器124(参照图4)可基于转换斜率信息SSI来控制输出缓冲器126_i。因此，可容易地控制转换速率(SR)和转换斜率(SS)。基于转换斜率信息SSI的源极驱动信号的波形可利用第二输出电压Vout2来示出。(也参见图7。)

图16是示出包括根据示例性实施例的显示装置的电子系统的框图。参照图16，电子系统1000可通过能够使用或支持移动产业处理器接口(MIPI)的数据处理装置(诸如移动电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)或智能电话)来实现。电子系统1000可包括应用处理器1010、图像传感器1040和显示器1050。

包括在应用处理器1010中的相机串行接口(CSI)主机1012可通过CSI来执行与图像传感器1040的CSI装置1041的串行通信。这里，可在CSI主机1012中实现光学解串器，并且可在CSI装置1041中实现光学串行器。

包括在应用处理器1010中的显示器串行接口(DSI)主机1011可通过DSI来执行与显示器1050的DSI装置1051的串行通信。这里，可在DSI主机1011中实现光学串行器，并且可在DSI装置1051中实现光学解串器。

电子系统1000可包括能够与应用处理器1010通信的射频(RF)芯片1060。应用1010的PHY 1013和RF芯片1060的PHY 1061可基于MIPI DigRF接口来发送或接收数据。例如，DigRF接口可包括主DigRF 1014和从DigRF1062。

电子系统1000还可包括GPS 1020、存储器1070、麦克风(mic)1080、DRAM 1085和扬声器1090，并且电子系统1000可利用全球微波接入互操作性(WiMAX)1030、无线局域网(WLAN)1100和超宽带(UWB)1110等来传输通信。

这里，显示器1050可包括参照图1至图14所描述的组件。即，显示器1050可调节多个源极驱动信号的转换速率或转换斜率使其具有不同的值。因此，显示器1050可不受从以触摸面板的形式提供的显示器1050生成的EMI或电容噪声的影响。

尽管已参照特定示例性实施例描述了本发明构思，但是对于本领域技术人员而言将显而易见的是，在不脱离本发明构思的精神和范围的情况下可作出各种改变和修改。因此，应该理解，以上示例性实施例并非限制，而是示例性的。