技术总结
一种增量累加调制器，其已经改进了动态范围。所述Δ∑调制器具有多个ADC和多个DAC，多个ADC和DAC以环路连接。多个ADC与进入的模拟信号耦合。时钟发生器提供多个时钟信号，其控制多个ADC和多个DAC，所述时钟信号在时域中相对于彼此偏移，由此每次一个地使能所述多个ADC中的每个ADC以及每次一个地使能所述多个DAC中的每个DAC，使得Δ∑调制器以交织的方式来处理所述进入的模拟信号中的数据。
技术研发人员：徐志伟;辛西娅·D·巴林格;彼得·彼得;唐纳德·A·希特柯;艾伯特·科桑德
受保护的技术使用者：HRL实验室有限责任公司
文档号码：201580030222
技术研发日：2015.06.19
技术公布日：2017.02.15