本发明涉及一种太赫兹振荡器。特别是涉及一种采用硅基CMOS工艺实现的太赫兹振荡器。
背景技术：
太赫兹频段(300GHz-3THz)介于微波和红外线之间，处于宏观理论向微观量子理论的过渡区，电子学和光子学的交叉区域，特殊的位置决定了其具有同其他波段不同的特殊性质。与红外线相比，太赫兹电磁波对于非极性材料和有机大分子材料具有强的穿透能力，散射损耗小，能够通过衣物、泡沫包装、纸、干燥木材等材料。同时，太赫兹频段电磁波也具有高分辨率的成像特性，基于太赫兹频谱开展的成像技术能够得到更为高分辨率的图像。许多材料在太赫兹频段都具有独特的吸收特性，在太赫兹频段内能够对不同的材料进行有针对性地探测、示踪。太赫兹频率比红外更低，远低于X射线，其光子能量远小于X射线，因此在通常情况下，不会对生物体造成损伤，因此可以利用太赫兹对生物体进行无伤害检测。在通讯领域，太赫兹波的频带宽度是微波的1000倍，是很好的宽带信息载体，特别适合宽带无线移动通信。太赫兹波在星际空间，由于频带宽，方向性好，散射小，高频数据流可以提供10GB/s的无线传输速率，可以提高星间信息交换速度。太赫兹频段是电磁波谱中唯一没有获得较全面研究并很好加以利用的最后一个波谱区间，在通信频带日益紧缺的今天，对太赫兹波通信技术的研究具有重要意义。
太赫兹不同于其他频段的独特性质，得到了科学研究者们的广泛关注。太赫兹波技术在许多方面都有着十分开阔的应用前景，能够广泛应用于生活的各个方面，太赫兹波在军事领域、生命科学、环境监测、安全检查、雷达、电子对抗、电磁武器、天文学、医学成像、通信、无损检测、等领域存在着广泛的应用前景。
但是由于太赫兹频率位于电子学微波频段和光学红外线频段之间，太赫兹信号的产生和探测在电子学领域与光学领域都会面临各自的问题。以电子学领域为例，产生和检测太赫兹信号的主要方法是通过提高器件的工作频率范围来实现，但是器件的工作频率受到器件截止频率与最大振荡频率影响，随着频率的提高，器件的工作性能恶化，直至极限频率器件无法正常工作。
随着工艺特征尺寸的不断减小，深亚微米CMOS工艺及其MOSFET的特征频率已经达到200GHz以上，使得利用CMOS工艺实现GHz频段的高频模拟电路成为可能。在硅CMOS、BiCMOS、双极工艺、GaAs MESFET、异质结双极晶体管(HBT)、GeSi器件等众多工艺中，虽然硅CMOS的高频性能和噪声性能不是最好，但由于它的工艺最为成熟、成本最低、功耗最小，并且它具有与数字集成电路部分良好的兼容性，硅基CMOS工艺应用也最为广泛，因此CMOS射频集成电路是近年来发展的趋势。随着射频识别技术的发展，世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量研究，使CMOS射频集成电路的性能不断提高。随着硅基工艺的进步，硅基工艺已能支持实现太赫兹通信集成电路，但高达几百GHz的工作频段使太赫兹通信集成电路的实现面临一系列挑战。
传统的数字CMOS工艺技术之所以没有在超高频电路(频率超过100GHz)应用方面被充分考虑，是因为CMOS振荡器电路受到器件的截止频率(fT)和最大振荡频率(fmax)的限制。然而，工艺技术的发展使得器件尺寸不断缩小，器件的工作频率不断增加，使在CMOS工艺下场效应晶体管截止频率能够接近甚至达到太赫兹的频率范围，令采用CMOS工艺实现在太赫兹波频段下工作的电路成为可能。
振荡器作为信号产生和检测电路与系统中的核心组成部分，发挥着产生本振信号的作用。能否实现太赫兹的信号产生与检测，关键在于振荡器能否产生太赫兹频率的输出信号。即便在工艺特征尺寸持续减小，器件的工作频率不断增高的前提下，器件的截止频率(fT)和最大振荡频率(fmax)依然没有达到或刚刚达到太赫兹频率范围，而在极限频率附近工作的器件性能也会很差，难以达到预期的指标。因此，如何突破极限频率的束缚，仍然是现阶段需要考虑的课题。基于此方面考虑，采用CMOS工艺实现的太赫兹振荡器电路已有研究，有一些论文报道了采用目前最前沿的工艺实现的太赫兹基频振荡器。也有报道提出了Push-Push结构，在振荡器的共模节点对差分信号进行叠加，奇次谐波被抵消，偶次谐波叠加，从而输出叠加后的二次谐波信号。基于这一思路，科研人员又进一步扩展了叠加的范围，提出了线性重叠的理论，N路相位差360°/N的信号进行叠加，能够得到N次谐波输出的信号。
技术实现要素：
本发明所要解决的技术问题是，提供一种利用标准的CMOS工艺实现，同样具有集成度高、成本低、易于大规模生产等优点的采用硅基CMOS工艺实现的太赫兹振荡器。
本发明所采用的技术方案是：一种采用硅基CMOS工艺实现的太赫兹振荡器，包括有振荡器电路，所述的振荡器电路的输出连接用于起到缓冲作用实现混频的缓冲电路，所述的缓冲电路的输出连接到输出端Vout。
所述的振荡器电路包括有一端分别连接振荡器电压VCC1的第一电感和第二电感，所述第一电感的另一端构成第一输出端连接缓冲电路，所述第一电感的该端还分别连接第一可变电容的一端、第一NMOS管的漏极以及第二NMOS管的栅极，所述第二电感的另一端构成第二输出端连接缓冲电路，所述第二电感的该端还分别连接第二可变电容的一端、第二NMOS管的漏极以及第一NMOS管的栅极，其中，所述第一可变电容的另一端和第二可变电容的另一端共同连接可调电压Vtune，所述第一NMOS管和第二NMOS管的漏极均接地。
所述的缓冲电路包括有第三NMOS管和第四NMOS管，所述第三NMOS管的源极连接所述第四NMOS管的漏极，所述第三NMOS管的栅极连接振荡器电路的第一输出端，所述第四NMOS管的栅极连接振荡器电路的第二输出端，所述第三NMOS管的漏极通过隔离电感连接缓冲级电压VCC2，所述第四NMOS管的源极接地，所述隔离电感与所述第三NMOS管漏极相连的这一端连接第三电容的一端，所述第三电容的另一端构成输出端Vout。
本发明的一种采用硅基CMOS工艺实现的太赫兹振荡器，具有如下优点：
1、本发明所提出的振荡器能够输出太赫兹频率信号，突破了截止频率和功率增益截止频率(最大振荡频率)对振荡器输出信号的限制，从而使CMOS工艺电路的工作范围跨越进了太赫兹的门槛。
2、本发明使用较为成熟的CMOS工艺，与GeSi等III-V族集成工艺相比，具有兼容性好，集成度高，成本低，版图占用面积小等显著优点。
3、本发明采用新的倍频思路和拓扑结构，比现有倍频机制效率更高，输出功率更大，损耗更小，应用更灵活，除能够得到二次谐波2ω0信号以外，可以根据实际需要，得到三次谐波3ω0或其他次谐波信号输出，而不用大幅度修改电路结构和版图。
综上所述，本发明提出的硅基CMOS工艺的太赫兹振荡器拓扑结构具有良好的应用前景和实用价值。
附图说明
图1是本发明采用硅基CMOS工艺实现的太赫兹振荡器的电路原理图。
具体实施方式
下面结合实施例和附图对本发明的一种采用硅基CMOS工艺实现的太赫兹振荡器做出详细说明。
如图1所示，本发明的一种采用硅基CMOS工艺实现的太赫兹振荡器，包括有用于产生频率为ω0的基频振荡信号的振荡器电路I，所述的振荡器电路I的输出连接用于起到缓冲作用实现混频的缓冲电路II，所述的缓冲电路II的输出通过用于实现阻抗匹配和频率选择的输出匹配网络III连接到输出端Vout。
所述的振荡器电路I包括有一端分别连接振荡器电压VCC1的第一电感L1和第二电感L2，所述第一电感L1的另一端构成第一输出端连接缓冲电路II，所述第一电感L1的该端还分别连接第一可变电容C1的一端、第一NMOS管M1的漏极以及第二NMOS管M2的栅极，所述第二电感L2的另一端构成第二输出端连接缓冲电路II，所述第二电感L2的该端还分别连接第二可变电容C2的一端、第二NMOS管M2的漏极以及第一NMOS管M1的栅极，其中，所述第一可变电容C1的另一端和第二可变电容C2的另一端共同连接可调电压Vtune，所述第一NMOS管M1和第二NMOS管M2的漏极均接地。
第一电感L1、第二电感L2、第一可变电容C1和第二可变电容C2构成了LC回路，决定振荡器的振荡频率。通过调节可调Vtune的电压，调节第一可变电容C1和第二可变电容C2的电容，从而实现电压对振荡频率的控制。第一NMOS管M1和第二NMOS管M2是两个NMOS管构成交叉耦合结构，在LC振荡器中，提供负阻。
所述的缓冲电路II也是振荡器的倍频部分，采取新的倍频机制，包括有第三NMOS管M3和第四NMOS管M4，所述第三NMOS管M3的源极连接所述第四NMOS管M4的漏极，所述第三NMOS管M3的栅极连接振荡器电路I的第一输出端，所述第四NMOS管M4的栅极连接振荡器电路I的第二输出端，所述第三NMOS管M3的漏极通过隔离电感L3连接缓冲级电压VCC2，所述第四NMOS管M4的源极接地，所述隔离电感L3与所述第三NMOS管M3漏极相连的这一端连接第三电容C3的一端，所述第三电容C3的另一端构成输出端Vout。振荡器电压VCC1和缓冲级电压VCC2，通常情况下可采用相同的电压，但是为了使缓冲级工作状态更容易调节，方便测试及实际应用，可采用不同电压供电。
其中，第三NMOS管M3和第四NMOS管M4将振荡器基本结构中两路信号的输出接到栅极，实现混频功能，通过隔离电感L3连接电源VCC2为倍频结构供电，倍频后的交流信号经过隔直电容C3构成输出端Vout。隔离电感L3和隔直电容C3同时构成缓冲级的负载，通过调节负载实现阻抗匹配和频率选择的作用。此外，第II部分也能够起到缓冲级的作用，防止输出电压Vout所接负载对振荡器的频率牵引作用。
所述的缓冲电路II，将振荡器两路输出信号进行自混频，产生一路信号，有ω0，2ω0，3ω0等各次谐波的输出。由于高次谐波的混频信号接近或高于器件的截止频率和功率增益截止频率(最大振荡频率)，因此会有更为明显的非线性特征，使高次谐波非线性输出增强。该部分除了具有倍频作用外，也作为振荡器的缓冲级，加强振荡器和预期级联模块的隔离度，降低负载牵引作用。
由于CMOS工艺的截止频率和最大振荡频率的限制，决定了在接近或超过截止频率的频率下，有源器件所体现出来的非线性特征更为明显。混频器主要就是利用器件的非线性特征进行工作，因此在接近截止频率的范围内采用混频器的思路和基本原理进行倍频，即将两路基频信号通过有源器件进行混频，一方面可以得到混频器功能输出的和频信号，另一方面，混频器的非理想特性会使二次谐波分量更大，而这个原本非理想的二次谐波信号恰恰正是我们所需要的目标信号，从而增大了目标信号的输出功率。
下面结合图1说明本发明采用硅基CMOS工艺实现的太赫兹振荡器的设计过程。首先，根据目标频率设置振荡器基频振荡频率。由于本实例中取二次谐波频率为输出频率，振荡器基本振荡频率定位输出频率的一半即可。另外，在设计过程中，根据工艺电路仿真、后仿及实际流片测试结果的偏差，应适当留出一定的频率余量，余量通常可以取目标频率的10％左右。根据振荡频率，设置LC回路的电感和电容值。第一NMOS管M1和第二NMOS管M2起到负阻的作用，负阻应足够抵消掉电感、电容、互连线的阻抗，为了保证振荡器的可靠性，确保振荡器能够起振，需要负阻尽可能大，即管子的长宽比尽量大。但是，大的长宽比又会引入栅极和衬底之间的寄生电容，降低工作频率，因此，需要在负阻和振荡频率之间进行折衷，确定管子的最终参数。在设计过程中，如果在设定了某一环节后发现振荡器不再振荡，可以考虑牺牲掉一些振荡频率，提高负阻，以满足振荡器的起振条件。
在设置过振荡器的基本结构即振荡器电路I后，将振荡器两路输出分别按照原理图所示连接到两个管子的栅极，通过调节两个NMOS管的长宽比、电感的感值以及电容的容值，完成缓冲级的设置和匹配设计，最终达到较为理想的二次谐波输出结果。
为了方便测试需要，一般将输出阻抗在目标输出频率上匹配至50Ω，并且实现类似带通滤波器的功能，在保证目标频率输出的基础上，抑制其他频率成分的输出。因此，在设计过程中，除了需要注意50Ω阻抗匹配在目标频率的S11尽可能小之外，还要密切观察传输线网络的功率传输系数S21曲线，应确保在二次谐波频率内，传输线网络的功率传输系数S21尽可能大，使功率传输损耗尽可能小，并且在一次谐波以及其他高次谐波频率范围内，传输线网络的功率传输系数S21尽可能小，尽量滤除不想要的频率成分对输出的干扰。