一种基于锗硅异质结工艺的scr器件的制作方法
【技术领域】
[0001]本发明属于集成电路的静电放电(ESD)保护技术领域，涉及一种ESD保护结构器件，具体涉及一种基于锗硅异质结工艺的SCR器件。
【背景技术】
[0002]静电放电(Electrostatic Discharge,简称ESD)是自然界中非常普遍的现象，是两个带电体之间出现瞬间的电荷转移。通过摩擦或者静电感应都会使物体带上静电荷，当两个带有不同电势的物体相互靠近或直接接触，都会发生静电放电现象，经常伴随有可见的电火花。静电放电可以产生高达上万伏的电压，如此大的静电势对集成电路(1C)将构成巨大的威胁。在集成电路产品的整个生命周期中，从制造，封装，测试，运输，使用到完整的1C产品中，都时刻面临着静电放电所构成的威胁。为了解决此问题，厂商通常在内部电路与I/O引脚之间设置一个保护电路，该保护电路必须在静电放电的脉冲未到达内部电路之前先行开启，以迅速泄放掉ESD大电流，进而减少ESD现象所导致的破坏。
[0003]常用ESD保护器件有二极管、绝缘栅型场效应晶体管(M0SFET)、双极性晶体管(BJT)、硅控整流器(SCR);其中，SCR器件能够充分利用阱和衬底作为电流泄放路径，这使得器件能够承受较大的ESD瞬间电流，相较其他ESD保护器件，SCR器件的单位面积ESD保护能力最强。但是常规的SCR器件被用于ESD防护的缺点是开启电压(Vtl)太大，且大于M0SFET的栅氧击穿电压；然而，随着器件的特征尺寸的不断缩小，栅氧化层的厚度也不断减薄；在这种趋势下，研制低压触发SCR器件是本领域技术人员不断研究的课题。
[0004]目前，基本SCR器件结构及其等效电路如图1所示，该器件结构包括:
[0005]p型硅衬底110;
[0006]所述衬底110上形成阱区，所述阱区包括一个η型阱区120和一个ρ型阱区130，所述阱区120邻接所述阱区130 ;
[0007]所述η型阱区120内设有η型重掺杂区121和ρ型重掺杂区122，且所述区域121和区域122与阳极相连；
[0008]所述ρ型阱区130内设有η型重掺杂区131和ρ型重掺杂区132，且区域131和区域132与阴极相连。
[0009]上述SCR器件的等效电路图能够看到，该SCR器件是由一个寄生的ρηρ晶体管和一个寄生的ηρη晶体管构成。其中，ρ型重掺杂区122、η型阱区120、ρ型阱区130和ρ型重掺杂区132构成一个ρηρ晶体管，η型重掺杂区131、ρ型阱区130、η型阱区120和η型重掺杂区121形成一个ηρη晶体管，R_nw为η型阱区120电阻，R_pw为ρ型阱区130电阻。当ESD事件来临时，寄生ηρη管的集电结反偏。当该反偏电压大于该ρη结的雪崩击穿电压时，该ρη结产生大量的电子空穴对形成电流，其中，电子电流流过η型阱区120在R_nw上产生压降，使P型重掺杂区122和η型阱区120形成的ρη结正偏，即寄生ρηρ管的发射结正偏，ρηρ管开启。同时，空穴电流流过ρ型讲区130电阻R_pw，使η型重掺杂区131和ρ型讲区130形成的ρη结正偏，即ηρη管中的发射结正偏，使ηρη管开启。之后，ρηρ管的集电极电流为ηρη管提供基极电流，且ηρη管的集电极电流为ρηρ管提供基极电流，在寄生ρηρ管与ηρη管之间产生正反馈机制，SCR导通。因此，该基本SCR器件的触发电压是由η型阱区120和ρ型阱区130形成的ρη结的雪崩击穿电压决定，且该电压在常规工艺中往往大于该工艺的栅氧化层的击穿电压；因此这种器件不能直接使用于集成电路的ESD保护电路，而需要增加二级保护电路来使用，这样就会增大ESD保护电路的芯片面积。
[0010]基于此，本发明提供一种新型ESD保护的SCR器件，进一步降低SCR器件的触发电压。
【发明内容】
[0011]本发明的目的在于提供一种基于锗硅异质结工艺的SCR器件，用于降低SCR器件的触发电压。本发明采用的技术方案为:
[0012]一种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有与阳极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第一种导电类型阱区内设有与阴极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，其特征在于，所述第二种导电类型阱区的硅表面上无器件结构区域还设有第一种导电类型锗硅层，所述第一种导电类型锗硅层上设有第二种导电类型重掺杂多晶硅层，且第二种导电类型重掺杂多晶硅层与阴极相连。
[0013]进一步的，所述第一种导电类型锗硅层与第二种导电类型重掺杂多晶硅层通过外电阻相连。
[0014]本发明提供一种基于锗硅异质结工艺的SCR器件，该器件结构在现有SCR器件结构基础上，将SCR结构与HBT结构结合在一起，当ESD事件到来时，HBT结构首先导通电流，该电流再进一步触发电流触发SCR器件开启，通过本发明提供的新型SCR能够有效降低SCR器件的触发电压，并且本发明SCR器件能够通过HBT结构调节SCR器件的触发电压。另外，本发明中将HBT结构嵌入到SCR结构中，能够避免SCR器件占用的芯片面积增大。
【附图说明】
[0015]图1现有基本SCR器件结构及等效电路不意图。
[0016]图2实施例1基于锗硅异质结工艺的新型SCR器件结构及等效电路示意图。
[0017]图3实施例2基于锗硅异质结工艺的新型SCR器件结构及等效电路示意图。
【具体实施方式】
[0018]下面结合附图和【具体实施方式】对本发明进行详细说明。
[0019]实施例1
[0020]本实施例中基于锗硅异质结工艺的新型SCR器件结构及等效电路如图2所示，该SCR器件结构包括:
[0021]ρ型硅衬底110;
[0022]所述ρ型硅衬底110上形成阱区，所述阱区包括一个η型阱区190和一个ρ型阱区130，所述η型阱区190邻接所述ρ型阱区130 ;
[0023]所述η型阱区190内设有第一 η型重掺杂区121和第一 ρ型重掺杂区122，且所述第一 η型重掺杂区121和第一 ρ型重掺杂区122与阳极相连；
[0024]所述ρ型阱区130内设有第二 η型重掺杂区131和第二 ρ型重掺杂区132，且所述第二 η型重掺杂区131和第二 ρ型重掺杂区132与阴极相连；
[0025]所述η型阱区190的硅表面上形成ρ型锗硅层区170，所述ρ型锗硅层区170位于第一 Ρ型重掺杂区122靠近η型阱区190与ρ型阱区130邻接处的一侧；
[0026]所述ρ型锗硅层区170上形成η型重掺杂多晶硅层区180，且所述η型重掺杂多晶娃层区180与阴极相连。
[0027]从等效电路图上可以看到，上述SCR器件是由一个寄生的ρηρ晶体管、一个寄生的ηρη晶体管和一个寄生ΗΒΤ构成；其中，ρ型重掺杂区122、η型阱区190、ρ型阱区130和ρ型重掺杂区132构成一个ρηρ晶体管；η型重掺杂区131、ρ型阱区130、η型阱区190和η型重掺杂区121形成一个ηρη晶体管；η型阱区190、ρ型锗硅区170和η型重掺杂多晶硅区180形成一个HBT ；R_nw为η型阱区190电阻，R_pw为ρ型阱区130电阻。
[0028]当ESD事件来临时，SCR器件的阳极电压上升，使得由ρ型锗硅层区170和η型重掺杂多晶硅层区180构成的ΗΒΤ器件的集电结反偏；当ESD电压大于基极开路的ΗΒΤ器件的集电结雪崩击穿电压BVeE。时，在ρ型锗硅层区170和η型阱区190形成的ρη结结面附近将产生大量的电子空穴对；其中，空穴通过正向偏置的由η型重掺杂多晶硅区180和ρ型锗硅层区170形成的ρη结流向阴极，寄生ΗΒΤ导通；而电子依次通过η型阱区190和η型重掺杂区121，最后流入阳极，形成电流通道；该电子电流流过η型阱区190在R_nw上产生压降，使P型重掺杂区122和η型阱区190形成的ρη结正偏，使寄生ρηρ管导通；同时，ρηρ管的集电极电流流过ρ型阱区130电阻R_pw，使η型重掺杂区131和ρ型阱区130形成的ρη结正偏，使ηρη管开启；之后，ρηρ管的集电极电流为ηρη管提供基极电流，且ηρη管的集电极电流为ρηρ管提供基极电流，在寄生ρηρ管与ηρη管之间产生正反馈机制，SCR导通。由此可知，该新型SCR器件的触发电压是由基极开路的ΗΒΤ器件的集电结雪崩击穿电压(BVeE。)决定的，从而有效降低了 SCR器件的触发电压；另外，该新型SCR器件结构除了能够降低触发电压外，还能通过HBT结构调节SCR器件的触发电压，且HBT结构嵌入到SCR结构中，能够避免SCR器件占用的芯片面积增大。
[0029]实施例2
[0030]本实施例中基于锗硅异质结工艺的新型SCR器件结构及等效电路如图3所示，该SCR器件结构中所述ρ型锗硅层区170与η型重掺杂多晶硅层区180通过外电阻R相连。
[0031]上述新型SCR器件工作原理与实施例1相同，该新型SCR器件的触发电压是由基极与发射极通过外电阻相连的ΗΒΤ器件的集电结雪崩击穿电压决定的，且可以通过调整外接电阻的大小来控制SCR器件的触发电压。
[0032]以上所述，仅为本发明的【具体实施方式】，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
【主权项】
1.一种基于锗硅异质结工艺的SCR器件，包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有与阳极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，所述第一种导电类型阱区内设有与阴极相连的第二种导电类型重掺杂区和第一种导电类型重掺杂区，其特征在于，所述第二种导电类型阱区的硅表面上无器件结构区域还设有第一种导电类型锗硅层，所述第一种导电类型锗硅层上设有第二种导电类型重掺杂多晶硅层，且第二种导电类型重掺杂多晶硅层与阴极相连。2.按权利要求1所述基于锗硅异质结工艺的SCR器件，其特征在于，所述第一种导电类型锗硅层与第二种导电类型重掺杂多晶硅层通过外电阻相连。
【专利摘要】本发明属于集成电路的静电放电保护技术领域，提供一种基于锗硅异质结工艺的SCR器件，用于降低SCR器件的触发电压。本发明包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，两个阱区内分别设有第二种导电类型重掺杂区和第一种导电类型重掺杂区，第二种导电类型阱区的硅表面上无器件结构区域还设有第一种导电类型锗硅层，第一种导电类型锗硅层上设有第二种导电类型重掺杂多晶硅层，且第二种导电类型重掺杂多晶硅层与阴极相连。本发明将SCR结构与HBT结构结合在一起，有效降低了SCR器件的触发电压，并且本发明的SCR器件能够通过HBT结构调节SCR器件的触发电压。
【IPC分类】H01L29/87, H01L27/02
【公开号】CN105374817
【申请号】CN201510980245
【发明人】廖昌俊, 刘继芝, 成辉, 刘志伟
【申请人】电子科技大学
【公开日】2016年3月2日
【申请日】2015年12月23日