解决锗硅生长工艺中栅极顶角缺陷的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及一种解决锗硅生长工艺中栅极顶角缺陷的方法。
【背景技术】
[0002]半导体制造工艺流程中对器件性能的调节有时需要使用SiGe工艺流程。如图1至图4所示，SiGe的形成工艺包括:在衬底10上沉积多晶硅层，并利用图案化硬掩膜20执行多晶硅层刻蚀以形成多晶硅栅极30 ;利用原子层沉积工艺沉积SiN层40 ;对衬底10执行沟槽刻蚀以在多晶硅栅极30下方形成突出衬底10表面的突起部50，并仅留下多晶硅栅极30侧壁上的SiN层40 ;进一步执行湿法刻蚀及预处理。
[0003]其中，对于SiGe沟槽之后经过一系列的湿法刻蚀和SiGe生长前的预处理工艺，该工艺会造成本来就比较脆弱的多晶硅顶角位置的缺损(如图4的虚线圆圈部分所示)。多晶硅暴露出来会在后续的SiGe生长工艺中因Si和Ge反应造成SiGe的残留。SiGe残留的存在会造成电性的退化，需要改善。
【发明内容】
[0004]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够保护SiGe工艺中因多晶硅顶角位置缺损造成的SiGe残留问题的技术方案。其中优化的工艺是在利用原子层沉积工艺沉积SiN层之后增加一道光刻工艺，在多晶硅上方形成足够厚的光阻保护层，可以抵挡后续干刻和湿法工艺中造成的多晶硅顶角损伤，避免多晶硅暴露出来造成的SiGe残留问题。
[0005]为了实现上述技术目的，根据本发明，提供了一种解决锗硅生长工艺中栅极顶角缺陷的方法，包括:
[0006]第一步骤:在衬底上沉积多晶硅层，并利用图案化硬掩膜执行多晶硅层刻蚀以形成多晶硅栅极；
[0007]第二步骤:利用原子层沉积工艺沉积SiN层；
[0008]第三步骤:在晶圆表面旋涂抗反射涂层和光阻层；
[0009]第四步骤:使得光阻层曝光，从而仅仅留下与多晶硅栅极相对应的光阻图案；
[0010]第五步骤:利用光阻图案执行干法刻蚀以形成SiGe沟槽，其中在多晶硅栅极下方形成突出衬底表面的突起部，完全去除抗反射涂层和光阻层，并使得SiN层仅留下图案化硬掩膜和多晶硅栅极侧壁上的SiN部分；
[0011]第六步骤:对图案化硬掩膜及其侧壁上的SiN部分进一步进行湿法刻蚀以及预处理。
[0012]优选地，所述解决锗硅生长工艺中栅极顶角缺陷的方法在SiGe生长之前执行。
[0013]优选地，所述解决锗硅生长工艺中栅极顶角缺陷的方法还包括:清除第五步骤中干法刻蚀残留下的聚合物和颗粒型物质。
[0014]优选地，光阻图案的关键尺寸比多晶硅栅极的关键尺寸大3_8nm。
[0015]优选地，第五步骤包括:抗反射涂层的刻蚀、SiN层的刻蚀、硅衬底刻蚀、沟槽刻蚀。
[0016]优选地，抗反射涂层的刻蚀使用含F成分的气体或者HBr搭配02气体进行刻蚀，压力在3-10mt，功率在500-100w之间。
[0017]优选地，SiN层的刻蚀和硅衬底刻蚀使用含F成分的气体进行刻蚀，压力3-10mt，功率在150-1OOOw之间。
[0018]优选地，SiN层的厚度为50-200A。
[0019]优选地，抗反射涂层和光阻层的厚度在500-1200A之间。
[0020]优选地，第四步骤还包括对光刻胶进行烘烤。
【附图说明】
[0021]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0022]图1至图4示意性地示出了根据现有技术的SiGe工艺流程。
[0023]图5示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的第一步骤。
[0024]图6示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的第二步骤。
[0025]图7示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的第三步骤。
[0026]图8示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的第四步骤。
[0027]图9示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的第五步骤。
[0028]图10示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的第六步骤。
[0029]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0030]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0031]图5至图10示意性地示出了根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法的各个步骤。
[0032]如图5至图10所示，根据本发明优选实施例的解决锗硅生长工艺中栅极顶角缺陷的方法包括:
[0033]第一步骤:在衬底10上沉积多晶硅层，并利用图案化硬掩膜20执行多晶硅层刻蚀以形成多晶硅栅极30;
[0034]第二步骤:利用原子层沉积工艺沉积SiN层40 ；SiN层40的具体厚度可根据器件的需求进行调节，SiN层40的厚度一般为50-200A。
[0035]第三步骤:在晶圆表面旋涂抗反射涂层60和光阻层70 ;优选地，抗反射涂层60和光阻层70的厚度在500-1200A之间。
[0036]第四步骤:使得光阻层70曝光，从而仅仅留下与多晶硅栅极30相对应的光阻图案71 ；
[0037]优选地，光阻图案71的关键尺寸比多晶硅栅极30的关键尺寸大3_8nm。由此，可充分的保护多晶硅栅极30及其上方的硬掩膜图案。
[0038]优选地，第四步骤还包括对光刻胶进行烘烤。
[0039]第五步骤:利用光阻图案71执行干法刻蚀以形成SiGe沟槽51，其中在多晶硅栅极30下方形成突出衬底10表面的突起部50，完全去除抗反射涂层60和光阻层70，并使得SiN层40仅留下图案化硬掩膜20和多晶硅栅极30侧壁上的SiN部分41 ;
[0040]第五步骤的工艺中可经过如下步骤:抗反射涂层的刻蚀、SiN层40的刻蚀、硅衬底刻蚀、沟槽刻蚀。该工艺可在kiyo或者kiyo 45的工艺腔体内进行。抗反射涂层的刻蚀一般使用含F成分的气体或者HBr搭配02气体进行刻蚀，压力在3-10mt，功率在500-100w之间。SiN层40的刻蚀和硅衬底刻蚀可以使用含CF4等含F成分的气体进行刻蚀，压力3-10mt,功率在150-1000?之间，其中SiN层40因其厚度较薄尽量使用低压低功率，同时配以合适的稀释气体(如He)以降低刻蚀速率，防止工艺不稳定。沟槽刻蚀工艺中根据对其形貌的要求使用合适气体配以适当功率和压力进行刻蚀。多晶硅栅极上方的光刻胶的去除可以在沟槽形成过程中去除，若沟槽形成之后仍有交残留可使用专用的光刻胶剥离的工艺腔完成去除工作。
[0041]第六步骤:对图案化硬掩膜20及其侧壁上的SiN部分41进一步进行湿法刻蚀以及预处理。
[0042]还可以根据SiGe生长前的需求清除第五步骤中干法刻蚀残留下的聚合物、颗粒型物质等残留物。其中，第六步骤可包括SPM+SC1清洗或者是HCl烘烤等工艺。
[0043]此后即可执行SiGe生长工艺。
[0044]本发明通过在SiN沉积之后、沟槽形成之前增加光刻工艺(抗反射涂层和光阻旋涂、曝光显影等工艺)，在多晶硅栅极上方形成较厚保护层，可以抵挡在后续沟槽刻蚀工艺和后续湿法刻蚀工艺以及SiGe生长前的预处理工艺所造成的多晶硅顶角位置损伤，避免出现多晶硅顶角位置SiGe残留问题。
[0045]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于包括: 第一步骤:在衬底上沉积多晶硅层，并利用图案化硬掩膜执行多晶硅层刻蚀以形成多晶硅栅极； 第二步骤:利用原子层沉积工艺沉积SiN层； 第三步骤:在晶圆表面旋涂抗反射涂层和光阻层； 第四步骤:使得光阻层曝光，从而仅仅留下与多晶硅栅极相对应的光阻图案； 第五步骤:利用光阻图案执行干法刻蚀以形成SiGe沟槽，其中在多晶硅栅极下方形成突出衬底表面的突起部，完全去除抗反射涂层和光阻层，并使得SiN层仅留下图案化硬掩膜和多晶硅栅极侧壁上的SiN部分； 第六步骤:对图案化硬掩膜及其侧壁上的SiN部分进一步进行湿法刻蚀以及预处理。2.根据权利要求1所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，所述解决锗硅生长工艺中栅极顶角缺陷的方法在SiGe生长之前执行。3.根据权利要求1或2所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于还包括:清除第五步骤中干法刻蚀残留下的聚合物和颗粒型物质。4.根据权利要求1或2所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，光阻图案的关键尺寸比多晶硅栅极的关键尺寸大3-8nm。5.根据权利要求1或2所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，第五步骤包括:抗反射涂层的刻蚀、SiN层的刻蚀、硅衬底刻蚀、沟槽刻蚀。6.根据权利要求5所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，抗反射涂层的刻蚀使用含F成分的气体或者HBr搭配02气体进行刻蚀，压力在3-10mt，功率在500-1OOw之间。7.根据权利要求5所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，SiN层的刻蚀和硅衬底刻蚀使用含F成分的气体进行刻蚀，压力3-10mt，功率在150-1000W之间。8.根据权利要求1或2所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，SiN层的厚度为50-200A。9.根据权利要求1或2所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，抗反射涂层和光阻层的厚度在500-1200A之间。10.根据权利要求1或2所述的解决锗硅生长工艺中栅极顶角缺陷的方法，其特征在于，第四步骤还包括对光刻胶进行烘烤。
【专利摘要】本发明提供了一种解决锗硅生长工艺中栅极顶角缺陷的方法，包括：在衬底上沉积多晶硅层，并利用图案化硬掩膜执行多晶硅层刻蚀以形成多晶硅栅极；利用原子层沉积工艺沉积SiN层；在晶圆表面旋涂抗反射涂层和光阻层；使得光阻层曝光，从而仅仅留下与多晶硅栅极相对应的光阻图案；利用光阻图案执行干法刻蚀以形成SiGe沟槽，其中在多晶硅栅极下方形成突出衬底表面的突起部，完全去除抗反射涂层和光阻层，并使得SiN层仅留下图案化硬掩膜和多晶硅栅极侧壁上的SiN部分；对图案化硬掩膜及其侧壁上的SiN部分进一步进行湿法刻蚀以及预处理。
【IPC分类】H01L21/308, H01L21/306
【公开号】CN105206525
【申请号】CN201510626870
【发明人】孟祥国, 崇二敏, 李全波, 黄君
【申请人】上海华力微电子有限公司
【公开日】2015年12月30日
【申请日】2015年9月28日