嵌入式锗硅的制备方法
【技术领域】
[0001] 本发明涉及嵌入式锗硅源漏技术，尤其涉及一种嵌入式锗硅的制备方法。
【背景技术】
[0002] 在65纳米及65纳米以下半导体制造工艺中，嵌入式SiGe源漏技术（Embedding SiGe)得到广泛关注。嵌入式SiGe源漏技术主要通过在沟道中产生单轴压应力来提高 PM0SFET的空穴迁移率，从而提高电流驱动能力。嵌入式SiGe源漏技术的原理大致如下： 在硅（Si)衬底上刻蚀凹槽，选择性地在凹槽内外延生长SiGe层，因 SiGe的晶格常数与Si 不匹配，在垂直沟道的方向上，Si晶格受到拉伸产生张应力；在沿沟道的方向上，Si晶格受 到压缩产生压应力，从而提高了空穴迁移率。此外，由于SiGe具有较小的电阻率，可提高电 流驱动能力。
[0003] 在嵌入式SiGe源漏技术中，SiGe内的Ge含量是影响较大的因素之一，这是因为 SiGe薄膜中的应变能（或者应力）随着层厚的增加而增加，当薄膜的厚度超过某一临界厚 度h。时，SiGe将不能形成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变 能会引起晶面滑移，使界面原子排列错开，应变能急剧释放，以失配位错或者表面起伏的形 式释放出来，从而在薄膜中产生大量缺陷。
[0004] 临界厚度h。与SiGe薄膜的生长条件相关，而SiGe薄膜中的Ge浓度是对薄膜生 长条件影响最大的因素之一。Ge含量越大，SiGe薄膜的临界厚度越小。此外，晶体表面生 长时，会受到表面能和应变能的共同作用。晶体表面能使得表面更加平整，而应变能则使表 面更加粗糙。在生成应变SiGe薄膜时，由于薄膜内急剧应变，薄膜表面生长受到应变能作 用，往往生成岛状的粗糙表面。因此，在生长应变SiGe材料时，既要合理控制Ge的浓度，设 计薄膜生长厚度，又要严格控制生长条件，减少岛状生长，提高器件材料的生长质量。
[0005] 在硅衬底上的凹槽形成后，常用的嵌入式锗硅的制备方法主要包括以下步骤：
[0006] 1.外延前清洗（Pre-clean);
[0007] 2. HCl 腔体原位（in-situ)腐蚀；
[0008] 3.外延生长前的H2烘烤（>700°C );
[0009] 4. SiGe 沉积（~60(TC )。
[0010] 但是，上述方法生成的嵌入式锗硅的膜层质量较差，往往包含较多的位错缺陷，可 能会影响PMOS晶体管的性能。
【发明内容】
[0011] 本发明要解决的技术问题是提供一种嵌入式锗硅的制备方法，能够得到低缺陷和 粗糙度良好的硅衬底表面，从而能够形成低位错缺陷的嵌入式SiGe。
[0012] 为解决上述技术问题，本发明提供了一种嵌入式锗硅的制备方法，包括：
[0013] 提供硅衬底，该衬底上形成有PMOS晶体管的栅极结构，所述栅极结构两侧的硅衬 底内形成有凹槽；
[0014] 使用原子层沉积在所述凹槽内形成硅籽晶层；
[0015] 使用原子层沉积形成SiGe薄膜，该SiGe薄膜覆盖所述娃籽晶层；
[0016] 在所述凹槽内沉积SiGe层，所述SiGe层位于该SiGe薄膜上并填满所述凹槽。
[0017] 根据本发明的一个实施例，所述硅籽晶层的厚度为20A~200A.
[0018] 根据本发明的一个实施例，所述SiGe薄膜的厚度为20A~300A
[0019] 根据本发明的一个实施例，在使用原子层沉积形成所述硅籽晶层之后，使用原子 层沉积形成所述SiGe薄膜之前，该方法还包括：采用选择性刻蚀去除原子层沉积时形成在 所述凹槽以外的非晶硅。
[0020] 根据本发明的一个实施例，在使用原子层沉积形成所述SiGe薄膜之后，沉积所述 SiGe层之前，该方法还包括：采用选择性刻蚀去除原子层沉积时形成在所述凹槽以外的非 晶错石圭。
[0021 ] 根据本发明的一个实施例，所述选择性刻蚀使用的反应物为HCl。
[0022] 根据本发明的一个实施例，采用SiH4或Si2H6在H 2气氛下使用原子层沉积形成所 述石圭籽晶层。
[0023] 根据本发明的一个实施例，米用原子层沉积形成所述娃籽晶层时的反应温度为 550°C ~700°C。
[0024] 根据本发明的一个实施例，采用含Si的前体气体和含Ge的前体气体在H2气氛下 使用原子层沉积形成所述SiGe薄膜，其中，所述含Si的前体气体为SiH 4或Si2H6或SiH2Cl2, 所述含Ge的前体气体为GeH 4。
[0025] 根据本发明的一个实施例，采用原子层沉积形成所述SiGe薄膜时的反应温度为 550°C ~650°C。
[0026] 根据本发明的一个实施例，在使用原子层沉积形成所述硅籽晶层之前，该方法还 包括：对所述凹槽的表面进行腐蚀。
[0027] 根据本发明的一个实施例，采用HCl、Cl2、或者HCl和Cl2的混合气体对所述凹槽 的表面进行腐蚀。
[0028] 根据本发明的一个实施例，对所述凹槽的表面进行腐蚀之后，在使用原子层沉积 形成所述硅籽晶层之前，该方法还包括：在吸氧气氛中对所述硅衬底进行烘烤，以移除所述 凹槽表面的氧元素。
[0029] 根据本发明的一个实施例，所述吸氧气氛为H2气氛或D2气氛。
[0030] 与现有技术相比，本发明具有以下优点：
[0031] 本发明实施例的嵌入式锗硅的制备方法中，在沉积SiGe层之前，首先使用原子层 沉积（ALD)在凹槽内生成硅籽晶层（seed layer)，之后再使用原子层沉积生成覆盖硅籽晶 层的SiGe薄膜，接下来再在凹槽中沉积SiGe层，原子层沉积得到的硅籽晶层和SiGe薄膜 可以使得凹槽内具有低缺陷、粗糙度良好的硅表面和SiGe表面，有利于形成低位错缺陷的 嵌入式SiGe。
【附图说明】
[0032] 图1是根据本发明的嵌入式锗硅的制备方法的实施例的流程示意图；
[0033] 图2至图6是根据本发明的嵌入式锗硅的制备方法的实施例中各个步骤对应的剖 面结构示意图；
[0034] 图7是根据本发明的嵌入式锗硅的制备方法的实施例中硅籽晶层的成膜工艺示 意图；
[0035] 图8是根据本发明的嵌入式锗硅的制备方法的实施例中SiGe薄膜的成膜工艺示 意图。
【具体实施方式】
[0036] 下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保 护范围。
[0037] 参考图1，本实施例的嵌入式锗硅的制备方法包括如下步骤：
[0038] 步骤S11，提供硅衬底，该衬底上形成有PMOS晶体管的栅极结构，所述栅极结构两 侧的硅衬底内形成有凹槽；
[0039] 步骤S12，使用原子层沉积在所述凹槽内形成硅籽晶层；
[0040] 步骤S13,使用原子层沉积形成SiGe薄膜，该SiGe薄膜覆盖所述娃籽晶层；
[0041] 步骤S14,在所述凹槽内沉积SiGe层，所述SiGe层位于该SiGe薄膜上并填满所述 凹槽。
[0042] 下面结合图2至图6对该方法进行详细说明。
[0043] 首先参考图2,提供硅衬底10,该硅衬底10可以包括NMOS晶体管区域和PMOS晶 体管区域。该硅衬底10内可以形成有隔离结构11。在NMOS晶体管区域和PMOS晶体管区 域内的硅衬底10的表面上，分别形成有NMOS晶体管和PMOS晶体管的栅极结构13。栅极结 构13可以包括栅介质层、栅电极、侧墙以及帽层等常规结构。
[0044] 在PMOS晶体管区域内，PMOS晶体管的栅极结构13两侧的硅衬底10内形成有凹 槽14。该凹槽14的形成方法可以是干法刻蚀。进一步而言，可以在NMOS晶体管区域上形 成有光阻（或者称为光刻胶）层12 ;以光阻层12为掩膜，对PMOS晶体管的栅极结构13两 侧的硅衬底10进行干法刻蚀，以形成凹槽14。
[0045] 参考图2和图3,将光阻层12去除。例如，可以使用酸槽将用于掩膜的光阻层12 去除。
[0046] 之后，对凹槽14的表面进行清洗，以使得凹槽14具有清洁的表面。
[0047] 之后，可以对凹槽14的表面进行腐蚀，移除凹槽14表面的一小部分硅材料。在干 法刻蚀中，凹槽14内的硅衬底10受到冲击，往往会具有较多