本发明涉及数字信号传输技术领域，尤其涉及一种基于双隔离栅电容的数字信号隔离器。
背景技术：
隔离是当今的热门话题，研究隔离以及隔离型器件有着重要的意义。目前的很多系统中都有多组地线，地线回路会有很大的电流通过，因此会带来较大的噪声，而且会影响系统性能并且可能烧毁系统元器件。为了防止上述问题的发生，现有技术中一般都是采用隔离的方法来解决。其次，人工操作控制界面有时希望与系统执行端隔离开来，一方面系统执行端可能存在高压危险环境，而另一方面，也是为了减小人为因素引起的电路不稳定性。在这种情况下，隔离器也是必不可少的。而数字信号隔离器主要用于数字信号的传输，数字隔离技术常用于工业网络环境的现场总线、军用电子系统、航空航天电子设备以及医疗设备中，尤其是一些应用环境比较恶劣的场合。
当今主流的隔离方式一般有三种：光耦合隔离、隔离型片上变压器磁耦合隔离和电容耦合隔离。其中，光耦合隔离器的成本低，但反应慢，功耗大，易老化。隔离型片上变压器磁耦合隔离器的功耗为光耦合隔离方式的1/10～1/15，反应速度快，可靠性高，但是制造微型片上变压器必须采用特殊工艺，工艺难度和制造成本都非常高。电容耦合隔离器的反应速度快，功耗低，且电容隔离器的隔离材料一般选用二氧化硅，在硅片上生长二氧化硅比较容易，成本低，并且二氧化硅也有着很好的绝缘性质。
目前现有技术中所使用的电容式的隔离元件比较多，例如，德州仪器(ti)公司的iso72x系列芯片就是以电容为隔离核心的芯片系列，其结构如图1a所示，采用将输入信号同时经过高速通道和低速通道进行分别处理得方式来进行数据传输，其关键节点的波形如图1b所示，高速信号由高速通道来处理，信号首先经过差分信号转换电路103将单端信号转换成差分信号m和n，然后经过隔离电容104产生两个相位相反的微弱脉冲信号p和q，经过迟滞比较器105恢复出数据信号r。检测电路106包括一个看门狗定时器，该定时器用于测量信号r转换之间的持续时间。如果两个连续转换之间的的持续时间超出定时窗口(如低频信号或直流信号的情况下)，则检测电路106输出信号s为低电平指示输出多路复用器107从高速通道切换到低速通道。由于低频信号的传输所需电容值非常大，实现非常困难。因此低速信号的输入要有脉宽调制器109，该脉宽调制器109利用一个内部振荡器108的高频载波对低频输入信号进行调制得到信号l，其中调制的帧长为10个时钟周期，其中包括起始位、数据位、结束位。调制后的信号l与高速信号处理方式相同，将分别通过差分信号转换电路110、隔离电容111和迟滞比较器112恢复出数据信号r。然而，在向输出多路复用器107提交该信号以前，还需要通过一个低通滤波器113滤出高频载波，以恢复出原始的低频输入信号t。
一方面，上述电容式隔离元件还存在一些缺陷，例如，由于工艺所限，绝缘介质的厚度限制了耐压能力的提高，因此如果要达到高的耐压需求，就必须采用特殊工艺，所以工艺难度和制造成本同样也都非常高；另一方面，由于采用了高速数据和低速数据分别处理的方式，因此电路实现复杂，功耗大，增加了设计成本，存在一定的局限性。
另外，硅谷实验室还提出了一种基于双隔离栅电容的数字信号隔离器，如图2a所示，其关键节点的波形如图2b所示，输入数据信号input，其波形如图2b所示；经过调制电路203，调制成高频的载波信号x1和y1，其波形如图2b所示，而y1的波形与x1波形相位相差180度，这里不再赘述；而载波信号经过隔离栅电容器204耦合到接收的输入端，再经过接收端的隔离栅电容器205耦合得到信号x2和y2，其波形如图2b所示，而y1的波形与x1波形相位相差180度，这里不再赘述；而耦合过来的载波信号x2和y2再经过解调电路206，解调得到输出波形output，如图2b所示。
然而，上述的基于双隔离栅电容的数字信号隔离器虽然提高了隔离的耐压能力。但由于其在传输数据时，是采用使用高频脉冲发送低频数据的方式，因此功耗大、成本高，也存在一定的局限性。
技术实现要素：
有鉴于此，本发明提供了一种数字信号隔离器，该数字信号隔离器即使是在传输低速信号时，电平长时间维持不变，也不会受共模电平的干扰，从而有效地避免了误触发的问题。
本发明的技术方案具体是这样实现的：
一种数字信号隔离器，该数字信号隔离器包括：发送端和接收端；
所述发送端包括：滤波电路、刷新电路、延迟电路、刷新脉冲结合电路、差分信号转换电路、第一隔离栅电容和第二隔离栅电容；
其中，所述滤波电路的输出端分别与刷新电路和延迟电路的输入端连接；刷新电路和延迟电路的输出端均与刷新脉冲结合电路的输入端连接；所述刷新脉冲结合电路的输出端与差分信号转换电路的输入端连接；所述差分信号转换电路的输出端分别与第一隔离栅电容和第二隔离栅电容的一端连接；
所述接收端包括：第三隔离栅电容、第四隔离栅电容、迟滞比较器、看门狗电路、滤波电路以及或门；
其中，所述第三隔离栅电容的一端与第一隔离栅电容的一端通过键合丝连接；所述第四隔离栅电容的一端与第二隔离栅电容的一端通过键合丝连接；所述第三隔离栅电容和第四隔离栅电容的另一端均与迟滞比较器的输入端连接；所述迟滞比较器的输出端分别与看门狗电路和滤波电路的输入端连接；所述看门狗电路和滤波电路的输出端均与或门的输入端连接；
其中，所述滤波电路，用于将输入信号滤去高频的噪声毛刺从而得到信号a；
所述刷新电路，用于对信号a进行检测，并当检测到信号a的电平维持不变的时长超过预设的第一阈值时，产生周期长度为预设第一周期的刷新脉冲信号b；其中，所述刷新脉冲信号b的周期长度大于输入信号的最大传输速率，刷新脉冲信号b的宽度小于输入信号的最大传输速率的脉冲宽度；
所述延迟电路，用于将信号a做延迟处理得到信号c，并使得信号c到信号a的延迟时间与刷新脉冲信号b到信号a的延迟时间相同；
所述刷新脉冲结合电路，用于对刷新脉冲信号b和c作进行逻辑计算，得到携带有刷新脉冲信息的单端信号d；
所述差分信号转换电路，用于将单端信号d转换成差分信号e和f；其中信号e和信号f之间的相位相差180度；
所述第一、二、三、四隔离栅电容分别对信号e和f进行耦合得到信号g和h；其中，耦合得到的信号g和信号f之间的相位相差180度；
所述迟滞比较器，用于滤除信号g和h上的噪声并将其恢复为数据信号i；
所述看门狗电路，用于对数据信号i进行检测，并当检测到数据信号i的电平维持不变的时长超过预设的第二阈值时，将输出信号j拉到安全电平；
所述第二滤波电路，用于对恢复出来的数据信号i进行滤波，滤除高频的刷新脉冲信号，得到完整的数据信号k；
所述或门，用于对信号j和信号k进行或逻辑处理，得到最终的输出信号。
较佳的，所述隔离栅电容包括至少三层金属层；
所述隔离栅电容的负极板采用最底层的金属层制成；所述隔离栅电容的正极板采用最高层的金属层制成；
在所述最底层的金属层和所述最高层的金属层之间设置有隔离层。
较佳的，所述隔离栅电容包括五层金属层；
所述隔离栅电容的负极板采用最底层的第一金属层制成；
所述隔离栅电容的正极板采用最高层的第五金属层制成；
所述隔离层为设置在位于所述第一金属层和第五金属层之间的第二金属层、第三金属层和第四金属层之间的绝缘层；
所述第二金属层、第三金属层和第四金属层的各层之间全部填充绝缘材料形成所述绝缘层，从而作为隔离栅电容的负极板和正极板之间的隔离层。
较佳的，所述发送端封装在同一个芯片中；
所述接收端封装在另一个芯片中。
由上述技术方案可见，在上述具有刷新电路的基于双隔离栅电容的数字信号隔离器中，发送端在对输入信号进行滤波之后，还使用了刷新电路、延迟电路和刷新脉冲结合电路对滤波后的输入信号进行处理；相对应的，接收端在对隔离栅电容耦合得到的信号滤除噪声之后，还使用了看门狗电路和第二滤波电路继续进行处理，因此，即使是在传输低速信号时，电平长时间维持不变，也不会受共模电平的干扰，从而有效地避免了误触发的问题；而且，由于不需要对高速信号和低速信号分别进行处理，因此编解码方式简单，避免了使用繁琐的编码电路。
另外，由于上述的数字信号隔离器中采用了级联的双隔离栅电容器，因此比单隔离栅电容的耐压能力提高一倍，结构简单，在标准cmos工艺基础上，实现高耐压能力的同时降低了工艺难度和制造成本。
附图说明
图1a为现有技术中ti公司提出的基于隔离栅电容的数字信号隔离器的结构示意图。
图1b为现有技术中ti公司提出的基于隔离栅电容的数字信号隔离器传输数据时各关键节点的信号波形示意图。
图2a为现有技术中硅谷实验室提出的基于双隔离栅电容的数字信号隔离器的结构示意图。
图2b为现有技术中硅谷实验室提出的基于双隔离栅电容的数字信号隔离器传输数据时各关键节点的信号波形示意图。
图3为本发明实施例中的数字信号隔离器的结构示意图。
图4为本发明实施例中的数字信号隔离器传输数据时各关键节点的信号波形示意图。
图5为本发明实施例中的隔离栅电容器的立体结构示意图。
具体实施方式
为使本发明的技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明作进一步详细的说明。
本发明提出了一种基于双隔离栅电容的数字信号隔离器，作为一个双端口器件，数字信号隔离器的输入端口与输出端口之间由于内部隔离栅电容的存在实现了完全的电器隔离，通过隔离栅电容的耦合效应完成信号的传递。
图3为本发明实施例中的数字信号隔离器的结构示意图。如图3所示，本发明实施例中的数字信号隔离器包括：发送端301和接收端302；
所述发送端301包括：滤波电路303、刷新电路304、延迟电路307、刷新脉冲结合电路305、差分信号转换电路306、第一隔离栅电容308和第二隔离栅电容309；
其中，所述滤波电路303的输出端分别与刷新电路304和延迟电路307的输入端连接；刷新电路304和延迟电路307的输出端均与刷新脉冲结合电路305的输入端连接；所述刷新脉冲结合电路305的输出端与差分信号转换电路306的输入端连接；所述差分信号转换电路306的输出端分别与第一隔离栅电容308和第二隔离栅电容309的一端连接；
所述接收端302包括：第三隔离栅电容310、第四隔离栅电容311、迟滞比较器312、看门狗电路313、滤波电路314以及或门315；
其中，所述第三隔离栅电容310的一端与第一隔离栅电容308的一端通过键合丝连接；所述第四隔离栅电容311的一端与第二隔离栅电容309的一端通过键合丝连接；所述第三隔离栅电容310和第四隔离栅电容311的另一端均与迟滞比较器312的输入端连接；所述迟滞比较器312的输出端分别与看门狗电路313和滤波电路314的输入端连接；所述看门狗电路313和滤波电路314的输出端均与或门315的输入端连接。
为了更好地对图3所示的数字信号隔离器的功能结构以及实现原理进行说明，以下将借助图4所示的数字信号隔离器各关键节点的信号波形予以说明。
例如，图4为本发明实施例中的数字信号隔离器传输数据时各关键节点的信号波形示意图，如图4所示，在本发明的数字信号隔离器中：
所述滤波电路303，用于将输入信号input滤去高频的噪声毛刺从而得到信号a；
所述刷新电路304，用于对信号a进行检测，并当检测到信号a的电平维持不变的时长超过预设的第一阈值时，产生周期长度为预设第一周期的刷新脉冲信号b。其中，所述刷新脉冲信号b的周期长度远大于输入信号input的最大传输速率，刷新脉冲信号b的宽度远小于输入信号input的最大传输速率的脉冲宽度；
所述延迟电路307将信号a做延迟处理得到信号c，并使得信号c到信号a的延迟时间与刷新脉冲信号b到信号a的延迟时间相同，从而防止传输数据与刷新脉冲信号b相冲突；
所述刷新脉冲结合电路305，用于对刷新脉冲信号b和c作进行逻辑计算，得到携带有刷新脉冲信息的单端信号d；
所述差分信号转换电路306，用于将单端信号d转换成差分信号e和f；其中信号e和信号f之间的相位相差180度；差分传输的方式用于抑制共模噪声的干扰；
两对隔离栅电容308、309和310、311分别对信号e和f进行耦合得到信号g和h；其中，耦合得到的信号g和信号f之间的相位相差180度；
由于经过隔离栅电容耦合得到的信号不可避免的会产生一定的形变，因此，所述迟滞比较器312用来滤除信号g和h上的噪声并将其恢复为数据信号i；
所述看门狗电路313，用于对数据信号i进行检测，并当检测到数据信号i的电平维持不变的时长超过预设的第二阈值时，将输出信号j拉到安全电平；较佳的，在本发明的具体实施例中，可以认为安全电平为高电平；
所述第二滤波电路314，用于对恢复出来的数据信号i进行滤波，滤除高频的刷新脉冲信号，得到完整的数据信号k；
或门315，用于对信号j和信号k进行或逻辑处理，得到最终的输出信号output。
因此可知，在上述的数字信号隔离器中，当传输数据信号input为低速信号时，刷新电路304将产生刷新脉冲信号b，该刷新脉冲信号b，为ghz以上的高频窄脉冲；而当传输数据信号input为高速信号时，该刷新脉冲信号b将一直维持低电平，如图4所示。因此，信号a经过延迟电路307后将得到信号c和信号b，而信号c和信号b经过刷新脉冲结合电路305后将得到信号d，从而达到将刷新脉冲与数据信息融合的目的；信号d经过差分信号转换电路306得到信号e和f，且信号e和f之间的相位相差180度；信号e和f经过隔离栅电容耦合后得到信号g和h，信号g和h为相位相反的脉冲信号；信号g和h经过迟滞比较器312恢复成为信号i，该信号i中携带有刷新脉冲信息的数据信号；信号i经过看门狗电路113得到信号j；由于信号j中携带有刷新脉冲信息，因此如果看门狗电路113未检测到长时间的直流电平，则不会产生安全电平信号，一直维持低电平；信号i经过滤波电路314得到信号k，滤去了高频的刷新脉冲信号，得到正确的数据信号。信号j和k经过或门315输出数据信号output，恢复出原信号波形。
此外，在本发明的技术方案中，可以使用至少三层以上的多层金属层来制作上述的隔离栅电容，以形成立体的三明治结构。
因此，较佳的，在本发明的具体实施例中，所述隔离栅电容包括至少三层金属层；
所述隔离栅电容的负极板采用最底层的金属层制成；所述隔离栅电容的正极板采用最高层的金属层制成；
在所述最底层的金属层和所述最高层的金属层之间设置有隔离层。
例如，在本发明的较佳实施例中，所述隔离栅电容可采用五层金属标准coms工艺制成，从而形成如图5所示的立体三明治结构。
例如，较佳的，如图5所示，在本发明的具体实施例中，所述隔离栅电容包括五层金属层；
所述隔离栅电容的负极板采用最底层的第一金属层501制成；所述隔离栅电容的正极板采用最高层的第五金属层505制成；
所述隔离层为设置在位于所述第一金属层501和第五金属层505之间的第二金属层502、第三金属层503和第四金属层504之间的绝缘层；
所述第二金属层502、第三金属层503和第四金属层504均未设计金属图案，所述第二金属层502、第三金属层503和第四金属层504的各层之间全部填充绝缘材料(例如，二氧化硅)形成所述绝缘层，从而作为隔离栅电容的负极板和正极板之间的隔离层。
当然，在本发明的技术方案中，在使用上述五层金属标准coms工艺制作隔离栅电容时，也可以根据实际应用情况的需要，预先设置或选择负极板、正极板和隔离层分别在五层金属中的位置(例如，所述负极板位于第二金属层502，所述正极板位于第四金属层504，所述隔离层位于第三金属层503)，从而调整隔离层的厚度，实现隔离栅电容不同的隔离强度。
另外，较佳的，在本发明的具体实施例中，所述发送端301可以封装在同一个芯片中，例如，可以封装在图3所示的编码芯片301中；所述接收端302也可以封装在同一个芯片中，例如，可以封装在图1所示的解码芯片302中。
综上所述，在上述具有刷新电路的基于双隔离栅电容的数字信号隔离器中，发送端在对输入信号进行滤波之后，还使用了刷新电路、延迟电路和刷新脉冲结合电路对滤波后的输入信号进行处理；相对应的，接收端在对隔离栅电容耦合得到的信号滤除噪声之后，还使用了看门狗电路和第二滤波电路继续进行处理，因此，即使是在传输低速信号时，电平长时间维持不变，也不会受共模电平的干扰，从而有效地避免了误触发的问题；而且，由于不需要对高速信号和低速信号分别进行处理，因此编解码方式简单，避免了使用繁琐的编码电路。
另外，由于上述的数字信号隔离器中采用了级联的双隔离栅电容器，因此比单隔离栅电容的耐压能力提高一倍，结构简单，在标准cmos工艺基础上，实现高耐压能力的同时降低了工艺难度和制造成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。