技术总结
一种有限长冲激响应滤波电路及可编程逻辑器件。本发明提供了一种FIR电路及FPGA，该FIR电路包括：第一输入端x、第二输入端h、输出端p、乘法器及加法器、与第一输入端x及第一输入级联数据cx i连接的第一支路、与第二输入端h连接的第二支路、连接加法器与输出端p的第三支路，第一支路输出第一输出级联数据cxo，第一支路的输出结果与第二支路的输出结果输入乘法器，乘法器的输出结果连接至加法器，加法器将乘法器的输出结果与第二输入级联数据cp i进行运算，输出第二输出级联数据cpo；第一支路、第二支路及第三支路由硬核配置形成。本发明不需要通过外部的寄存器和绕线，解决了现有需要借助DSP外部资源配置实现多通道收缩型FIR的问题。
技术研发人员：蒲迪锋
受保护的技术使用者：深圳市紫光同创电子有限公司
文档号码：201611043409
技术研发日：2016.11.21
技术公布日：2017.05.31