错误校正电路和错误校正方法与流程

相关申请的交叉引用

本申请要求于2016年2月26日提交的申请号为10-2016-0023622的韩国申请的优先权，其全部内容通过引用并入本文。

各个实施例总体涉及一种错误校正电路，且更特别地涉及一种利用迭代解码技术的错误校正电路。

背景技术：

数据存储装置响应于写入请求存储由外部装置提供的数据。数据存储装置也可响应于读取请求将存储的数据提供至外部装置。使用数据存储装置的外部装置的示例包括计算机、数码相机、移动电话等。数据存储装置可被嵌入在外部装置中或被单独地制造并随后连接。

数据存储装置可包括校正发生在存储的数据中的错误位的错误校正电路。

技术实现要素：

在实施例中，一种错误校正方法可包括：执行第一错误校正操作，第一错误校正操作包括通过基于奇偶校验矩阵计算对应于码字的校正子(syndrome)矩阵来执行校正子检查操作、根据校正子检查操作的结果对码字执行解码操作、以及迭代解码操作直到在执行解码操作时获得的码字通过校正子检查操作或解码操作的迭代计数达到阈值计数；将在解码操作被迭代时计算的校正子矩阵累加至累加矩阵；以及当迭代计数达到阈值计数时，基于累加矩阵对通过迭代对码字的解码操作获得的最后码字执行第二错误校正操作。

在实施例中，一种错误校正方法可包括：当解码操作被迭代至阈值计数时，基于奇偶校验矩阵对码字的各自位组(bitgroup)计算校正子值；基于校正子值将不满足计数计数为各自位组尚未满足校正子检查的计数；基于位组的不满足计数，在通过解码操作获得的最后码字的位组中选择预定数量的位组；选择共同包括在所有选择的位组中的一个或多个位；选择性地位翻转选择的位；以及对位翻转的码字执行校正子检查操作。

在实施例中，根据校正子检查操作的结果，在解码操作被迭代至阈值计数时获得码字，校正子检查操作包括计算分别对应于码字的校正子矩阵；将校正子矩阵累加至累加矩阵；以及基于累加矩阵对码字中的最后码字执行位翻转操作。

在实施例中，一种错误校正电路可包括：校正子检查单元，其被配置成通过基于奇偶校验矩阵计算对应于码字的校正子矩阵来执行校正子检查操作；解码器，其被配置成根据校正子检查操作的结果对码字执行解码操作，以及迭代解码操作直到在执行解码操作时获得的码字通过校正子检查操作或解码操作的迭代计数达到阈值计数；累加单元，其被配置成将当解码操作被迭代时从校正子检查单元计算的校正子矩阵累加至累加矩阵；以及位翻转单元，其被配置成当迭代计数达到阈值计数时基于累加矩阵对通过对码字的解码操作获得的最后码字执行位翻转操作。

在实施例中，位翻转单元在累加矩阵中选择预定数量的累加值，基于选择的累加值选择最后码字中的一个或多个位以及选择性地位翻转选择的位，以及校正子检查单元对位翻转的码字执行校正子检查操作。

在实施例中，位翻转单元通过以降序排列累加矩阵的累加值来选择预定数量的累加值。

在实施例中，位翻转单元通过以降序排列累加矩阵的部分累加值来选择预定数量的累加值，各自部分累加值具有在对应于最后码字的最后校正子矩阵中的不满足校正子检查的相应校正子值。

在实施例中，位翻转单元在奇偶校验矩阵的行中选择对应于选择的累加值的一个或多个行，搜索在选择的行中共同放置预定值的一个或多个位置，以及在最后码字中选择对应于搜索位置的一个或多个位。

在实施例中，位翻转单元在最后码字的位组中选择分别对应于选择的累加值的位组，并选择包括在所有选择的位组中的一个或多个位。

在实施例中，位翻转单元对选择的位的子集合的位翻转进行迭代直到位翻转的码字通过校正子检查操作。

附图说明

图1是说明根据实施例的错误校正电路的框图。

图2是说明图1所示的校正子检查单元的校正子检查操作和累加单元的操作的简图。

图3是说明图1所示的位翻转单元的操作的简图。

图4是说明图1所示的位翻转单元的操作的简图。

图5是说明图1所示的位翻转单元的操作的简图。

图6是说明图1的错误校正电路的操作方法的流程图。

图7是说明图1的错误校正电路执行第二错误校正操作的方法的流程图。

图8是说明图1的错误校正电路执行第二错误校正操作的方法的流程图。

图9是说明应用根据实施例的错误校正电路的数据存储装置的框图。

图10是说明应用图9的数据存储装置的数据处理系统的框图。

具体实施方式

在下文中，将通过本发明的示例性实施例参照附图描述根据本发明的数据存储装置及其操作方法。然而，本发明可以不同的形式呈现且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以详细地描述本发明以达到在本发明所属领域的技术人员能够实施本发明的技术概念的程度。

将理解的是，本发明的实施例不限于附图中所示的细节，附图不一定按比例绘制，并且在一些情况下，可以夸大比例以便更清楚地描述本发明的某些特征。虽然使用了特定术语，但是将理解的是，所使用的术语仅用于描述特定实施例，并且不旨在限制本发明的范围。

图1是说明根据实施例的错误校正电路100的框图。

错误校正电路100可执行第一错误校正操作和第二错误校正操作。当通过第一错误校正操作没有校正所有错误位时，错误校正电路100可执行第二错误校正操作。在图1中，由虚线表示的信息传输可与第一错误校正操作相关联，由实线表示的信息传输可与第二错误校正操作相关联。

详细地，错误校正电路100可通过根据校正子检查操作的结果将解码操作迭代至阈值计数m来执行第一错误校正操作。错误校正电路100可将在第一错误校正操作中每当迭代解码操作时计算的校正子矩阵s(i)累加至累加矩阵t(i)。错误校正电路100可通过基于累加矩阵t(m)选择性地位翻转来自当第一错误校正操作的迭代计数达到阈值计数m时最后生成的最后码字c(m)的具有高可能性为错误位的位来执行第二错误校正操作。

错误校正电路100可包括校正子检查单元110、解码器120、累加单元130和位翻转单元140。

校正子检查单元110可通过基于奇偶校验矩阵计算对应于码字c(i)的校正子矩阵s(i)来执行校正子检查操作。校正子检查单元110可执行校正子检查操作以确定码字c(i)是否包括错误位。

解码器120可根据校正子检查单元110的校正子检查操作的结果对码字c(i)执行解码操作。当对码字c(i)执行解码操作时获得的码字c(i+1)可被输入至校正子检查单元110，可通过校正子检查单元110再次执行校正子检查操作。解码器120可根据对码字c(i+1)的校正子检查操作的结果，即码字c(i+1)是否包括错误位来迭代对码字c(i+1)的解码操作。解码器120可迭代解码操作直到在执行解码操作时获得的码字通过校正子检查操作。此外，解码器120可迭代解码操作直到解码操作的迭代计数达到阈值计数m。

累加单元130可将当迭代解码操作时从校正子检查单元110计算的校正子矩阵s(i)累加至累加矩阵t(i)。

目前为止描述的、其中校正子检查单元110的校正子检查操作和解码器120的解码操作被迭代的进程可被包括在第一错误校正操作中。如果直到解码操作的迭代计数达到阈值计数m时没有通过校正子检查操作，则可结束第一错误校正操作，并且可开始下面将描述的第二错误校正操作。

首先，累加单元130可将累加矩阵t(m)传输至位翻转单元140。累加矩阵t(m)可以是其中校正子矩阵s(i)被累加直到解码操作的迭代计数达到阈值计数m的矩阵。

位翻转单元140可基于累加矩阵t(m)对当解码操作的迭代计数达到阈值计数m时通过解码操作获得的最后码字c(m)执行位翻转操作。位翻转单元140可通过对最后码字c(m)的位翻转操作生成位翻转的码字cbf。位翻转单元140可将位翻转的码字cbf传输至校正子检查单元110。位翻转单元140可通过选择性地位翻转最后码字c(m)的位来迭代位翻转操作直到位翻转的码字cbf通过校正子检查操作。

详细地，位翻转单元140可从累加矩阵t(m)中选择预定数量的累加值。位翻转单元140可基于选择的累加值在最后码字c(m)中标记或选择一个或多个位。位翻转单元140可通过选择性地位翻转标记位而生成位翻转的码字cbf。位翻转单元140可对标记位的子集合迭代位翻转直到位翻转的码字cbf通过校正子检查单元110的校正子检查操作。

位翻转单元140从累加矩阵t(m)选择累加值的方法如下。例如，位翻转单元140可通过以降序排列累加矩阵t(m)的累加值来选择预定数量的累加值。根据实施例，位翻转单元140可通过以降序排列累加矩阵t(m)的部分累加值来选择预定数量的累加值，各自部分累加值可以是其在对应于最后码字c(m)的最后校正子矩阵中的相应校正子值不满足校正子检查的累加值。

位翻转单元140基于选择的累加值标记最后码字c(m)中的一个或多个位的方法如下。位翻转单元140可在奇偶校验矩阵的行中选择与选择的累加值对应的一个或多个行。位翻转单元140可搜索在选择的行中共同放置预定值“1”的一个或多个位置。位翻转单元140可在最后码字c(m)中标记对应于搜索位置的一个或多个位。

根据实施例，位翻转单元140可在最后码字c(m)的位组中选择分别对应于选择的累加值的位组，并且可标记共同包括在所有选择的位组中的一个或多个位。最后码字c(m)的位组可分别对应于与最后码字c(m)相对应的最后校正子矩阵的校正子值。

根据实施例，解码器120可根据对位翻转的码字cbf的校正子检查操作的结果对位翻转的码字cbf执行解码操作。解码器120可以与执行第一错误校正操作的情况相同的方式将对位翻转的码字cbf的解码操作迭代至预定计数。

校正子检查单元110和解码器120可基于迭代解码方案的错误校正算法来操作。例如，校正子检查单元110和解码器120可基于低密度奇偶校验(ldpc)算法来操作。然而，将注意的是，实施例不限于此。

综上，错误校正电路100可通过在迭代解码操作中生成的校正子矩阵s(i)的累加矩阵t(m)标记最后码字c(m)中具有高可能性为错误位的位并且通过选择性地位翻转标记位而提供改善的错误校正能力。

图2是说明图1所示的校正子检查单元110的校正子检查操作以及图1所示的累加单元130的操作的简图。

校正子检查单元110可通过基于奇偶校验矩阵h计算对应于码字c(i)的校正子矩阵s(i)来执行校正子检查操作。

详细地，校正子检查单元110可通过将奇偶校验矩阵h和码字c(i)的列向量相乘来计算校正子矩阵s(i)。奇偶校验矩阵h的行可定义码字c(i)的各自位组，并且位组可分别对应于校正子矩阵s(i)的校正子值s0至s4。即，可以使用奇偶校验矩阵h的各自行使得生成对应于码字c(i)中的各自位组的校正子值。例如，奇偶校验矩阵h的第一行可定义由码字c(i)的第一位c0、第四位c3、第五位c4和第六位c5构成的第一位组，并且可使用奇偶校验矩阵h的第一行使得生成作为第一位组的校正子值的第一校正子值s0。

当码字c(i)不包括错误位时，校正子矩阵s(i)可被计算为“0”矩阵。然而，当码字c(i)包括错误位时，校正子矩阵s(i)可以不是“0”矩阵。因此，解码器120可迭代解码操作直到通过对码字c(i)的校正子检查操作，即，对应于码字c(i)的校正子矩阵s(i)变为“0”。然而，解码器120可不无限地迭代解码操作并且可迭代解码操作直到解码操作的迭代计数达到阈值计数m。

当在第一错误校正操作中解码操作被迭代至阈值计数m时，“m”个码字c(i)可从解码器120中生成，对应于生成的“m”个码字c(i)的“m”个校正子矩阵也可被计算。“m”个校正子矩阵可被累加至累加矩阵t(i)。

综上所述，累加矩阵t(i)的累加值t0到t4可以是当解码操作被迭代至阈值计数m时码字c(i)的位组不满足校正子检查的计数。因此，由于最后累加矩阵t(m)的累加值大，所以对应的位组可具有与错误位相关的高可能性。

图3是说明图1所示的位翻转单元140的操作的简图。在下面的描述中，第一次错误校正操作中的解码操作的阈值迭代计数m是“15”，然而，阈值迭代计数m不限于“15”，并且可以具有其它值。

参照图3，其示出通过解码器120获得的最后码字c(14)，对应于最后码字c(14)、未通过校正子检查操作即不是“0”矩阵的最后校正子矩阵s(14)以及将针对最后校正子矩阵s(14)的校正子矩阵累加至其的累加矩阵t(14)。

首先，位翻转单元140可通过以降序排列累加矩阵t(14)的累加值来选择预定数量的累加值。例如，位翻转单元140可在包括在累加矩阵t(14)中的5个累加值中选择两个最大累加值，即“12”和“10”。

位翻转单元140可基于选择的累加值标记最后码字c(14)中具有高可能性为错误位的位。详细地，位翻转单元140可在奇偶校验矩阵h的行中选择对应于选择的累加值的第一行和第二行。

在这方面，对应于选择的第一行和第二行的第一位组和第二位组可具有与错误位相关的高可能性。因此，共同包括在第一位组和第二位组中的位可具有高可能性为错误位。

为了发现具有高可能性为错误位的位，位翻转单元140可搜索在奇偶校验矩阵h的第一行和第二行中共同放置“1”的位置。位翻转单元140可标记对应于搜索位置的第一位c0和第六位c5，即最后码字c(14)中的第一位置和第六位置。

位翻转单元140可通过选择性地位翻转标记的位c0和c5而生成位翻转的码字cbf。位翻转单元140可迭代对标记的位c0和c5的子集合{c0}、{c5}和{c0，c5}的位翻转直到位翻转的码字cbf通过校正子检查操作。在图3中，由于针对其中标记的位c0和c5两者都被位翻转的码字cbf(c0，c5)的校正子矩阵s被计算为“0”矩阵，所以可通过校正子检查操作。

综上，错误校正电路100可通过基于累加矩阵t(m)的第二错误校正操作有效地校正在第一错误校正操作中未被校正的错误位。

根据实施例，位翻转单元140从累加矩阵t(m)选择累加值的预定数量可以是“1”。即，位翻转单元140可从累加矩阵t(m)仅选择最大累加值。在这种情况下，位翻转单元140可通过选择性地位翻转最后码字c(m)中对应于选择的最大累加值的位组的位来执行第二错误校正操作。例如，在图3中，位翻转单元140可迭代对在最后码字c(14)中对应于最大累加值“12”的第一位c0、第四位c3、第五位c4和第六位c5的“2⁴-1”个子集合的位翻转。

图4是说明图1所示的位翻转单元140的操作的简图。

根据实施例，位翻转单元140可以在累加矩阵t(14)中选择预定数量的累加值的方法中与图3不同地操作。位翻转单元140可确定在第二错误校正操作开始前一刻未满足校正子检查的位组可与错误位进一步相关。

参照图4，位翻转单元140可通过以降序排列累加矩阵t(14)的部分累加值选择预定数量的累加值。例如，位翻转单元140可选择包括在累加矩阵t(14)中的3个部分累加值(诸如“12”、“3”和“8”)中的2个最大累加值(诸如“12”和“8”)。部分累加值“12”、“3”和“8”中的每个可具有在最后校正子矩阵s(14)中不满足校正子检查的对应校正子值(诸如“1”)。

位翻转单元140可基于选择的累加值选择性地位翻转最后码字c(14)中具有高可能性为错误位的位。即，位翻转单元140可基于选择的累加值“12”和“8”选择性地位翻转最后码字c(14)中的第一位c0和第五位c4。由于对此的操作方法与上述参照图3的操作方法基本上类似，所以本文将省略其详细的说明。

图5是说明图1所示的位翻转单元140的操作的简图。

与以上参照图3和图4描述的方法不同，根据实施例，位翻转单元140可记忆关于分别对应于奇偶校验矩阵h的行的位组(例如包括在各自位组中的位)的信息。在这种情况下，位翻转操作可通过比以上参照图3和图4描述的方法更简单的方法来执行。

在当在累加矩阵t(m)中选择第一累加值t0和第二累加值t1的情况下，位翻转单元140可选择对应于累加值t0和t1的第一位组和第二位组，并可立即标记共同包括在第一位组和第二位组中的位c0和c5。位翻转单元140可对在最后码字c(m)中标记的位c0和c5执行位翻转操作。

图6是说明图1的错误校正电路100的操作方法的流程图。

在步骤s10处，错误校正电路100可接收初始码字。

在步骤s100处，错误校正电路100可对码字执行第一错误校正操作。步骤s100可包括步骤s110至s150。

在步骤s110处，校正子检查单元110可通过基于奇偶校验矩阵计算对应于码字的校正子矩阵来执行校正子检查操作。

在步骤s120处，校正子检查单元110可基于校正子矩阵确定码字是否已经通过校正子检查操作。当校正子矩阵为“0”时，校正子检查单元110可确定码字已经通过校正子检查操作，并且进程可作为校正成功被结束。当校正子矩阵不为“0”时，校正子检查单元110可确定码字尚未通过校正子检查操作，并且进程可继续至步骤s130。

在步骤s130处，累加单元130可将校正子矩阵累加至累加矩阵。初始累加矩阵可以是“0”矩阵。

在步骤s140处，解码器120可确定解码操作的迭代计数是否已经达到阈值计数。当迭代计数尚未达到阈值计数时，进程可继续至步骤s150。

在步骤s150处，解码器120可对码字执行解码操作并且可增加迭代计数。然后，进程可继续至步骤s110。

在步骤s110处，校正子检查单元110可对当执行解码操作时获得的码字执行校正子检查操作。即，解码器120可迭代解码操作直到当解码操作被执行时获得的码字通过校正子检查操作或迭代计数达到阈值计数。

在步骤s140处，当迭代计数已经达到阈值计数时，进程可继续至步骤s200。

在步骤s200处，错误校正电路100可基于累加矩阵对通过解码操作获得的最后码字执行第二错误校正操作。下面将参照图7和图8详细地描述用于执行第二错误校正操作的方法。

图7是说明图1的错误校正电路100执行第二错误校正操作的方法的流程图。图7所示的方法可对应于以上参照图3和图4描述的方法。

在步骤s210处，位翻转单元140可从累加矩阵中选择预定数量的累加值。例如，位翻转单元140可通过以降序排列累加矩阵的累加值来选择预定数量的累加值。根据实施例，位翻转单元140可通过以降序排列累加矩阵的部分累加值来选择预定数量的累加值，各自部分累加值可以是具有在对应于最后码字的最后校正子矩阵中的不满足校正子检查的相应校正子值的累加值。

在步骤s220处，位翻转单元140可在奇偶校验矩阵的行中选择对应于选择的累加值的一个或多个行。

在步骤s230处，位翻转单元140可搜索在选择的行中共同放置“1”的一个或多个位置。

在步骤s240处，位翻转单元140可标记或选择最后码字中对应于搜索位置的一个或多个位。

在步骤s250处，位翻转单元140可选择性地位翻转最后码字中的标记位。位翻转单元140可位翻转标记位的子集合。

在步骤s260处，校正子检查单元110可对位翻转的码字执行校正子检查操作。

在步骤s270处，校正子检查单元110可基于对应于位翻转的码字的校正子矩阵确定位翻转的码字是否已经通过校正子检查操作。当校正子矩阵为“0”时，校正子检查单元110可确定位翻转的码字已经通过校正子检查操作，并且进程可作为校正成功被结束。当校正子矩阵不为“0”时，校正子检查单元110可确定位翻转的码字尚未通过校正子检查操作，进程可继续至步骤s280。

在步骤s280处，位翻转单元140可确定标记位的所有子集合是否被位翻转。当所有子集合被位翻转时，进程可作为校正失败被结束。当子集合没有被全部位翻转时，进程可继续至步骤s250。

综上，位翻转单元140可迭代位翻转操作直到位翻转的码字通过校正子检查操作或者标记位的所有子集合都被位翻转。

图8是说明图1的错误校正电路100执行第二错误校正操作的方法的流程图。图8所示的方法可对应于以上参照图5描述的方法。

在图8所示的进程中，步骤s310和s340至s370可分别与图7的步骤s210和s250至s280基本上类似。因此，下面将描述与图7的进程的主要区别。

在步骤s320处，位翻转单元140可在最后码字的位组中选择分别对应于选择的累加值的位组。最后码字的位组可分别对应于与最后码字对应的最后校正子矩阵的校正子值。

在步骤s330处，位翻转单元140可标记共同包括在所有选择的位组中的一个或多个位。

图9是说明应用根据实施例的错误校正电路100的数据存储装置1000的框图。

数据存储装置1000可被配置成响应于来自外部装置的写入请求存储从外部装置提供的数据。而且，数据存储装置1000可被配置成响应于来自外部装置的读取请求向外部装置提供存储的数据。

数据存储装置1000可通过个人计算机存储卡国际协会(pcmcia)卡、标准闪存(cf)卡、智能媒体卡、记忆棒、各种多媒体卡(mmc、emmc、rs-mmc和微型-mmc)、各种安全数字卡(sd、迷你-sd和微型-sd)、通用闪速存储器(ufs)、固态驱动器(ssd)等来配置。

数据存储装置1000可包括控制器1100以及存储介质1200。

控制器1100可控制主机装置1500和存储介质1200之间的数据交换。控制器1100可包括处理器1110、随机存取存储器(ram)1120、只读存储器(rom)1130、错误校正码(ecc)单元1140、主机接口1150和存储介质接口1160。

处理器1110可以控制控制器1100的一般操作。处理器1110可根据来自主机装置1500的数据处理请求将数据存储在存储介质1200中并且从存储介质1200读取存储的数据。为了高效地管理存储介质1200，处理器1110可控制数据存储装置1000的内部操作，诸如合并操作、磨损均衡操作等。

ram1120可存储通过处理器1110使用的程序和程序数据。ram1120可在将从主机接口1150接收的数据传送至存储介质1200之前临时地存储从主机接口1150接收的数据，并可在将从存储介质1200接收的数据传送至主机装置1500之前临时地存储从存储介质1200接收的数据。

rom1130可存储通过处理器1110读取的程序代码。程序代码可包括待被处理器1110处理的命令，使得处理器1110可控制控制器1100的内部单元。

ecc单元1140可编码存储在存储介质1200中的数据并可解码从存储介质1200中读取的数据。ecc单元1140可根据ecc算法检测并校正发生在数据中的错误。

ecc单元1140可包括图1的错误校正电路100。ecc单元1140可通过根据校正子检查操作的结果对从存储介质1200读取的码字迭代解码操作至阈值计数来执行第一错误校正操作。ecc单元1140可将当在第一错误校正操作中迭代解码操作时计算的校正子矩阵累加至累加矩阵。当第一错误校正操作的迭代计数达到阈值计数m时，ecc单元1140可通过基于累加矩阵选择性地位翻转来自最后码字的具有高可能性为错误位的位来执行第二错误校正操作。

主机接口1150可与主机装置1500交换数据处理请求、数据等。

存储介质接口1160可向存储介质1200传输控制信号和数据。存储介质接口1160可接收来自存储介质1200的数据。存储介质接口1160可通过多个通道ch0至chn与存储介质1200联接。

存储介质1200可包括多个非易失性存储器装置nvm0至nvmn。多个非易失性存储器装置nvm0至nvmn中的每个可根据控制器1100的控制执行写入操作和读取操作。

非易失性存储器装置可包括诸如以下的闪速存储器中的一个：nand闪存或nor闪存、铁电随机存取存储器(feram)、相变随机存取存储器(pcram)、磁阻随机存取存储器(mram)、电阻式随机存取存储器(reram)等。

图10是说明其中将图9的数据存储装置1000应用为数据存储装置2300的数据处理系统2000的框图。图9的数据存储装置1000可被实现为图10中的数据存储装置2300。

数据处理系统2000可包括计算机、笔记本电脑、上网本、智能电话、数字tv、数字照相机、导航仪等。数据处理系统2000可包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可通过系统总线2500交换数据、控制信号等。

主处理器2100可控制数据处理系统2000的一般操作。主处理器2100可以是诸如微处理器的中央处理单元。主处理器2100可在主存储器装置2200上执行操作系统、应用、装置驱动程序等的软件。

主存储器装置2200可存储被主处理器2100使用的程序和程序数据。主存储器装置2200可临时地存储被传输至数据存储装置2300和输入/输出装置2400的数据。

数据存储装置2300可包括控制器2310和存储介质2320。数据存储装置2300可以与图9所示的数据存储装置1000基本上相似的方式被配置和操作。

输入/输出装置2400可包括能够与用户交换数据，诸如从用户接收用于控制数据处理系统2000的命令或向用户提供处理结果的键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等。

根据实施例，数据处理系统2000可通过诸如局域网(lan)、广域网(wan)、无线网络等的网络2600与至少一个服务器2700通信。数据处理系统2000可包括访问网络2600的网络接口(未示出)。

虽然上文已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，本文所描述的数据存储装置及其操作方法不应基于所描述的实施例被限制。在不脱离如所附权利要求限定的本发明的精神和/或范围的情况下，相关领域的技术人员可想到许多其它实施例和/或其变型。