技术总结
本发明涉及一种轨到轨的自适应快速响应缓冲器电路。本发明为了解决传统的缓冲器的功耗、响应速度难以折中的难题，提出了一种新型的电路结构：通过采用NMOS差分输入对和PMOS差分输入对并联的方式，实现轨到轨的输入，并在NMOS差分输入对的负载处引入一个反馈环路，从而使输入级的响应速度与输入信号的幅度呈自适应变化：输入信号的幅度越大，NMOS差分输入管响应速度越大；输出级采用推挽式的结构，使输出端口的电流能够灵活地流出或流进，在保证电源效率的情况下，进一步提高了缓冲器的响应速度。
技术研发人员：李现坤;于宗光;潘福跃;肖培磊;宣志斌;罗永波
受保护的技术使用者：中国电子科技集团公司第五十八研究所
文档号码：201611125879
技术研发日：2016.12.08
技术公布日：2017.05.10