1.一种利用注入锁定环形振荡器产生正交本振信号的电路，其特征在于，包含：
分频器，其接收压控振荡器输出的信号进行奇数分频，并输出有一对非交叠信号PH1P和PH4P；
ILRO模块，其包含通过多级差分放大器级联反馈构成的环形振荡器；每一级差分放大器各自包含一对差分输入管、尾电流镜管和电阻电容负载；
其中，第一级差分放大器还包含BIAS注入模块，其设置的第一高通滤波器接收所述分频器输出的非交叠信号PH1P和PH4P作为注入信号，向与所述第一高通滤波器连接的第一级差分放大器的尾电流镜管的输入端输送，经所述ILRO模块的环形振荡器生成与所述注入信号相应的正交本振信号。
2.如权利要求1所述的电路，其特征在于，
所述ILRO模块，包含级联的四级差分放大器；
每一级差分放大器中，差分输入管的栅极作为输入端；
差分输入管的漏极作为输出端，并与电阻电容负载连接；所述电阻电容负载，包含连接在差分输入管漏极之间的两个负载电容、将各自相应的差分输入管漏极分别接至电源VDD的两个负载电阻；
第一级差分输入管的输入端对应接收第四级差分输入管的输出端发送的信号，其他各级差分输入管的输入端对应接收前一级差分输入管输出端发送的信号；
每一级差分输入管的源极相连的节点，连接至同一级尾电流镜管的漏极相连的节点；每一级尾电流镜管的源极相连且接地；第二级、第三级和第四级中，各自的尾电流镜管的栅极相连；第一级尾电流镜管的栅极与BIAS注入模块连接；
第二级差分输入管的输出端发送的信号I和IN，以及第四级差分输入管的输出端发送的信号Q和QN，作为所述ILRO模块的正交本振信号输出。
3.如权利要求2所述的电路，其特征在于，
第一级差分放大器中BIAS注入模块的第一高通滤波器，包含：
第一电阻及第二电阻，串联在尾电流镜管的栅极之间；
第一电容，接收分频器的信号PH1P，向与该第一电容相连接的其中一个尾电流镜管的栅极输送；
第二电容，接收分频器的信号PH4P，向与该第二电容相连接的另一个尾电流镜管的栅极输送。
4.如权利要求3所述的电路，其特征在于，
所述分频器，还输出另一对非交叠信号PH1N和PH4N，与信号PH1P和PH4P反相；
所述ILRO模块进一步设有相位补偿电路，其包含：
电流源，其设置的两个MOS管中，源极分别接至电源VDD，漏极相连且接至第三级尾电流镜管漏极相连的节点；
第二高通滤波器，其设置的第三电阻及第四电阻串联在两个MOS管的栅极之间，设置的第三电容接收分频器输出的信号PH1N向与该第三电容连接的一个所述MOS管的栅极输送，以及设置的第四电容接收分频器输出的信号PH4N向与该第四电容连接的另一个所述MOS管的栅极输送。
5.如权利要求1~4中任意一项所述的电路，其特征在于，
与信号PH1P和PH4P对应的两个非交叠时钟信号的频率为finj；
第一级差分放大器中差分输入管向尾电流镜管输送的尾电流Iinj+的频率为2finj；所述环形振荡器的振荡频率fosc为finj。
6.如权利要求1或5所述的电路，其特征在于，
所述分频器是三分频电路，其进一步包含：级联的四个D类型触发器，两个反相器，以及一个与门；
其中，第一D类型触发器的Q端接第二D类型触发器的D端；
第二D类型触发器的Q端接第三D类型触发器的D端和一个反相器的输入端；
第三D类型触发器的Q端接第四D类型触发器的D端；
第四D类型触发器的Q端接另一反相器的输入端；
两个反相器的输出端分别接与门的输入端，与门的输出端反馈接第一D类型触发器的D端；
第二D类型触发器和第四D类型触发器的CLK输入端，接时钟信号CLK信号；第一D类型触发器和第三D类型触发器的CLK输入端，接时钟信号CLK的反相信号；
第一D类型触发器的Q端和QN端对应输出PH1P和PH1N信号；
第四D类型触发器的Q端和QN端对应输出PH4P和PH4N信号，与信号PH1P和PH4P反相。
7.如权利要求6所述的电路，其特征在于，
所述三分频电路的各个D类型触发器，是TSPC型触发器、或CML结构的触发器、或标准的D触发器。
8.如权利要求6所述的电路，其特征在于，
所述压控振荡器输出为200Mz~3GHz的数字信号时，所述三分频电路的各个D类型触发器使用TSPC型触发器、或CML结构的触发器；
或者，所述压控振荡器输出为300MHz以下的数字信号时，所述三分频电路的各个D类型触发器使用标准的D触发器。