功率驱动电路的制作方法与工艺

本实用新型主要涉及放大电路，尤其涉及一种功率驱动电路。

背景技术：
在各种放大电路中，输出信号大多用于驱动装置负载。这些输出信号包括广播、通信发射机的输出、音响系统的输出级以及控制系统驱动等。各类多级放大电路除了应有电压放大器之外，还要求能输出一定功率用来向负载提供功率的功率放大电路。图1是一种已知的功率驱动电路的电路图。如图1所示，这一电路包括的输入信号3V～5V的方波信号(MPW)，通过低压转高压电路，得到大功率输出。这一电路的缺点是当输出信号的上升沿/下降沿斜率(SR)较大时，负载上的寄生电感或电容会流过很大电流而产生多频率干扰。如果干扰进一步传递到电源线与地线上，导致电源上有比较大的电压波动，而电源电压大的波动可能导致电路产生错误逻辑。

技术实现要素：
本实用新型要解决的技术问题是提供一种功率驱动电路，具有更低的干扰。为解决上述技术问题，本实用新型提供了一种一种功率驱动电路，包括第一PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第二PMOS晶体管和第四NMOS晶体管，其中：该第一PMOS晶体管的源极连接电源端，该第一PMOS晶体管的漏极连接该第一NMOS晶体管的漏极，该第一NMOS晶体管的源极通过第一电流源连接接地端，该第一PMOS晶体管的栅极连接第一控制信号、第一NMOS晶体管的栅极连接第二控制信号；该第二NMOS晶体管的漏极通过第二电流源连接该电源端，该第二NMOS晶体管的源极连接该第三NMOS晶体管的漏极，该第三NMOS晶体管的漏极连 接该接地端，该第二NMOS晶体管的栅极连接第三控制信号、第三NMOS晶体管的栅极连接第四控制信号；该第二PMOS晶体管的源极连接该电源端，该第二PMOS晶体管的漏极连接该第四NMOS晶体管的漏极，该第四NMOS晶体管的源极连接该接地端，该第二PMOS晶体管的栅极连接该第一PMOS晶体管的漏极，该第四NMOS晶体管的栅极连接该第二NMOS晶体管的源极；其中该第一控制信号至第四控制信号是依据输入电压信号产生，该第一控制信号、该第二控制信号和该第四控制信号与该输入电压信号相位相同，该第三控制信号和该输入电压信号相位相反。在本实用新型的一实施例中，该第一电流源是级联电流源。在本实用新型的一实施例中，该第二电流源是级联电流源。在本实用新型的一实施例中，该第一电流源的电流值是可控的。在本实用新型的一实施例中，该第二电流源的电流值是可控的。在本实用新型的一实施例中，上述功率驱动电路还包括一信号转换逻辑电路，用以根据该输入电压信号产生该第一控制信号至第四控制信号。与现有技术相比，本实用新型通过电流源来控制功率驱动电路的输出电压信号的上升沿/下降沿斜率。当上升沿/下降沿斜率下降时，电源上的干扰将得到降低，从而降低了电路的干扰。附图说明图1是已知的功率驱动电路的电路图。图2是本实用新型一实施例的功率驱动电路的电路图。图3是本实用新型一实施例的信号转换逻辑电路图。图4是本实用新型一实施例的功率驱动电路的时序图。具体实施方式为让本实用新型的上述目的、特征和优点能更明显易懂，以下结合附图对本实用新型的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其它不同于在此描述的其它方式来实施，因此本实用新型 不受下面公开的具体实施例的限制。图2是本实用新型一实施例的功率驱动电路的电路图。参考图2所示，本实施例的一种功率驱动电路20包括第一PMOS晶体管P1、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第二PMOS晶体管P2和第四NMOS晶体管N4。第一PMOS晶体管P1的源极连接电源端Vdd_hv，第一PMOS晶体管P1的漏极连接第一NMOS晶体管N1的漏极，第一NMOS晶体管N1的源极通过第一电流源21连接接地端Gnd。第一PMOS晶体管P1的栅极连接第一控制信号Pctl_off，第一NMOS晶体管N1的栅极则连接第二控制信号Pctl_on。在此，第一控制信号Pctl_off和第二控制信号Pctl_on是频率相同且相位相同的信号。第二NMOS晶体管N2的漏极通过第二电流源22连接电源端Vdd_hv，第二NMOS晶体管N2的源极连接第三NMOS晶体管N3的漏极，第三NMOS晶体管N3的漏极连接接地端Gnd。第二NMOS晶体管N2的栅极连接第三控制信号Nctl_on，第三NMOS晶体管的栅极连接第四控制信号Nctl_off。在此，第三控制信号Nctl_on和第四控制信号Nctl_off是频率相同且相位相反的信号。第二PMOS晶体管P2的源极连接电源端Vdd_hv，第二PMOS晶体管P2的漏极连接第四NMOS晶体管N4的漏极，第四NMOS晶体管N4的源极连接接地端Gnd。第二PMOS晶体管P2的栅极连接第一PMOS晶体管P1的漏极，第四NMOS晶体管N4的栅极连接第二NMOS晶体管的源极N2。上述的电源端Vdd_hv通常而言是使用高电压。上述的第一控制信号至第四控制信号Pctl_off，Pctl_on，Nctl_on和Nctl_off是依据输入电压信号Vin产生，其中第一控制信号、第二控制信号和第四控制信号与输入电压信号相位相同，第三控制信号和输入电压信号相位相反。在实际实施时，为了避免发生两个互补的晶体管对同时导通的情形，它们各自的控制信号在相位上会有一定的错位。图4是本实用新型一实施例的功率驱动电路的时序图。参考图4所示，当控制信号Pctl_off，Pctl_on同时为高电位，信号Pctl被电流源21拉到比较低的值，第二PMOS管P2导通，输出电压信号Vout变成高电位；这时候控制信号Nctl_on为低电位，Nctl_off为高电位，信号Nctl为低电位。当控制信号Nctl_on为高电位，控制信号Nctl_off为低电位，Nctl 为高电位，第四NMOS管N4导通，输出电压信号Vout变成低电位；这时候控制信号Pctl_off，Pctl_on为低电位，信号Pctl为高电位。在上述实施例的功率驱动电路中，输出电压信号Vout的上升沿/下降沿斜率SR是受第一电流源21、第二电流源22的电流控制的。第一电流源21的电流越大，输出电压信号Vout的上升沿斜率越小，第一电流源21的电流越小，输出电压信号Vout的上升沿斜率越大；类似地，第二电流源22的电流越大，输出电压信号Vout的下降沿斜率越小，第二电流源22的电流越小，输出电压信号Vout的下降沿斜率越大。因此只要选取合适的第一电流源21和/或第二电流源22的电流值，即可得到合适的上升沿/下降沿斜率SR。当上升沿/下降沿斜率SR下降时，电源上的干扰将得到降低，从而降低了电路的干扰。进一步，第一电流源21的电流大小最好是动态可控的。例如可以向第一电流源21输出控制信号，改变其电流源的大小。同样地，第二电流源22的电流大小最好是动态可控的。例如可以向第一电流源22输出控制信号，改变其电流源的大小。这样，用电流源控制输出电压信号Vout的SR，根据电流源大小调整SR值，可以适用到不同应用场合。在较佳实施例中，第一电流源21和/或第二电流源22可以是级联电流源，级联电流源可以提高内部电路电源抑制比，从而改善芯片干扰能力。如前所述，上述的第一控制信号至第四控制信号Pctl_off，Pctl_on是依据输入电压信号Vin产生。因此功率驱动电路20还可包括一信号转换逻辑电路，用以根据输入电压信号产生第一控制信号至第四控制信号Pctl_off，Pctl_on，Nctl_on和Nctl_off。图3是本实用新型一实施例的信号转换逻辑电路图。参考图3所示，信号转换逻辑电路30包括反相器31-39，这些反相器31-39的组合，对输入电压信号Vin进行相位的转换和组合，产生第一控制信号至第四控制信号Pctl_off，Pctl_on，Nctl_on和Nctl_off。在此，反相器31可使用低电压Vdd，而反相器32-39使用高电压Vdd_hv。虽然本实用新型已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本实用新型，在没有脱离本实用新型精神的情况下还可作出各种等效的变化或替换，因此，只要在本实 用新型的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。