一种基于FPGA高速串行总线的纳秒级数字同步机的制作方法

文档序号:13175521阅读:来源:国知局
技术特征:
1.一种基于FPGA高速串行总线的纳秒级数字同步机,其特征在于,所述数字同步机包括依次电连接的触发信号模块、信号隔离模块、FPGA控制时序模块、信号转换模块和脉冲信号输出模块,所述FPGA控制时序模块通过422串口模块与上位机相连接。2.根据权利要求1所述的FPGA高速串行总线的纳秒级数字同步机,其特征在于,所述基于FPGA高速串行总线的数字同步机输出多路ns级延时同步信号。3.根据权利要求1所述的FPGA高速串行总线的纳秒级数字同步机,其特征在于,所述基于FPGA高速串行总线的数字同步机的工作模式包括外同步和自同步触发两种。4.根据权利要求1所述的FPGA高速串行总线的纳秒级数字同步机,其特征在于,所述FPGA控制时序模块包括依次电连接的串口收发模块、处理控制模块、并串转换模块和专业高速串行差分输出引脚,所述处理控制模块还与触发接收模块相连接。
当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1