一种多通道输入功率放大器的制作方法

本实用新型涉及一种多通道输入功率放大器。

背景技术：

数字对讲机，包括天线、射频收发模块、解码器、CPU控制系统、数字语音处理模块、键盘输入模块、显示模块、存储器及电源模块，本技术主要涉及射频发射模块的内部电路设计。

随着通信领域的发展，在用于无线电通信设备的数字对讲机中，为了使对讲机射频收发模块的功率放大器输出保持恒定，通常做法是对功率放大器的输出变化进行监测，将获取的输出功率值与期望功率进行比较，比较的结果用来更新功率控制的校准值，用校准值来控制功率放大器前端的数控衰减器，来达到控制调节输出功率的目的，使其稳定在期望功率的水平。但现有技术中传统对讲机射频收发模块的功率放大器存在集成度低、PCB布局困难、功耗高、体积大、线性度差等问题。

技术实现要素：

为克服现有技术中的上述问题，本实用新型提供一种高线性度、低成本、小型化的多通道输入功率放大器。

为了实现上述目的，本实用新型采用的技术方案如下：

一种多通道输入功率放大器，包括可选择输入PLL差分信号或外部差分信号的两路输入数据选择器MUX2，与两路输入数据选择器MUX2输出端连接并输出单路信号的双转单电路DTS，以及与双转单电路DTS连接的并输出可控的放大信号的功率放大器PA。

进一步地，所述两路输入数据选择器MUX2包括用于接入PLL差分信号的第一输入支路，与第一输入支路连接的第一增益电路和第一开关电路，用于接入外部差分信号的第二输入支路，与第二输入支路连接的第二增益电路和第二开关电路，以及与第一输入支路和第二输入支路均连接的并用于输出信号的增益输出支路。

具体地，所述两路输入数据选择器MUX2由晶体管N1～N14，电阻R1～R16，电容C1～C6组成，其中，晶体管N2源极接地，N2栅极连接晶体管N14源极， N14漏极接入偏置电流IBIAS，N14栅极接入开关信号LOSEL，以构成第一开关电路；晶体管N5栅极连接电容C5和电阻R14，电阻R14另一端接入偏置电压Vbias2，电容C5另一端接入一路PLL差分信号PLL_LOP，晶体管N6栅极连接电容C6和电阻R13，电阻R13另一端接入偏置电压Vbias2，电容C6另一端接入另一路PLL差分信号PLL_LON，以构成第一输入支路；晶体管N9和 N10栅极均接入增益控制信号CG1，N9漏极连接电阻R5，N9源极连接电阻R6 和晶体管N5源极，N10源极连接电阻R7，N10漏极连接电阻R8和晶体管N6 源极，电阻R5～R8另一端均连接晶体管N2漏极，以构成第一增益电路；晶体管N1源极接地，N1栅极连接晶体管N13源极，N13漏极接入偏置电流IBIAS， N13栅极接入开关信号EXTLOSEL，以构成第二开关电路；晶体管N3栅极连接电容C1和电阻R15，电容C1另一端接入一路外部差分信号EXT_LOP，晶体管N4栅极连接电容C2和电阻R16，电容C2另一端接入另一路外部差分信号 EXT_LON，电阻R15和R16另一端均接入偏置电压Vbias2，以构成第二输入支路；晶体管N7和N8栅极均接入增益控制信号CG1，N7漏极连接电阻R2，N7 源极连接电阻R1和晶体管N3源极，N8源极连接电阻R4，N8漏极连接电阻 R3和晶体管N4源极，电阻R1～R4另一端均连接晶体管N1漏极，以构成第二增益电路；晶体管N11和N12栅极均接入增益控制信号CG2，N11漏极连接电阻R10，N11源极连接电阻R9和供电VDDA，N12源极连接电阻R12，N12漏极连接电阻R11和供电VDDA，电阻R9～R12另一端均相连并均连接晶体管 N3～N6漏极，同时该端通过连接电容C3提供一路信号输出端OUTN，通过连接电容C4提供另一路信号输出端OUTP。

该MUX2通过开关信号LOSEL和EXTLOSEL来切换PLL差分信号和外部差分信号的接入通道。增益控制信号CG1和CG2在默认情况下为CG1开启， CG2断开；当采用PLL差分信号作为输入时，默认增益为0dB；CG1断开，CG2 断开时增益为-6dB；CG1断开，CG2开启时增益为-12dB。当采用外部差分信号输入时，默认增益为6dB；CG1断开，CG2断开时增益为0dB；CG1断开，CG2 开启时增益为-6dB。

更进一步地，所述双转单电路DTS由晶体管M0～M3，电阻R0和R17～R20，电容C0组成，其中，晶体管M0栅极接入输入信号DTS_INP并连接电阻R0， M0漏极和电阻R0另一端均接入供电VDDA，M0源极连接电阻R17，晶体管 M1栅极接入输入信号DTS_INN并连接电阻R19，M1源极连接电阻R18，电阻 R18另一端接地，M1漏极连接电阻R17另一端并在该端将输入的两路差分信号叠加合成单端输出DTS_OUT；晶体管M3栅极连接电阻R19另一端并连接M3 漏极同时接入偏置电流IBIAS，M3源极连接电阻R20，晶体管M2栅极接入电路控制信号PWD，M2漏极连接M3栅极，电容C0一端连接M2漏极，电容 C0另一端、电阻R20另一端、M2源极均接地，所述输入信号DTS_INP和 DTS_INN来自两路输入数据选择器MUX2的输出。电阻R17和R18的阻抗一致，均为14Ω，其作用为使共源组态的M1晶体管的放大倍数为1，使之与共漏组态的M0的放大倍数保持一致，同时提高双转单电路的线性度。

更进一步地，所述功率放大器PA包括依次连接的第一级电压增益放大电路和第二级功率放大电路，其中第一级电压增益放大电路接入所述双转单电路 DTS的输出信号，第二级功率放大电路输出放大后的信号。

更进一步地，所述第一级电压增益放大电路由晶体管M4～M7，电阻 R23～R28，电容C9～C11组成，其中，晶体管M4栅极连接电容C10和电阻R25， M4源极连接电阻R24和晶体管M6漏极，电容C10另一端接入输入信号PA_IN，晶体管M6源极连接电阻R27，电阻R24和R27另一端均接地，M6栅极接入增益控制信号CG1；电阻R25另一端连接晶体管M5栅极和漏极并接入偏置电流 IBIAS2，M5源极连接电阻R26，M5栅极连接电容C11，电阻R26和电容C11 另一端均接地；晶体管M7漏极连接电阻R28，M7源极连接电阻R23并接入供电VDDA，M7栅极接入增益控制信号CG2，电阻R23和R28另一端连接晶体管M4漏极并连接电容C9，电容C9另一端连接第二级功率放大电路。电阻R24， R26和R27采用同种类型负温度系数电阻；R23为M4的漏极提供合适的偏置电压，R23和R28采用同种类型的正温度系数电阻，以达到输出功率稳定的目的。通过增益控制信号CG1和CG2的调节可以改变输出功率的大小，实现对发射功率大小的控制。

更进一步地，所述第二级功率放大电路由晶体管M8～M11，电阻R21、R22、 R29，电容C7和C8组成，其中，晶体管M10栅极连接电容C9另一端、电容 C7和电阻R22，M10源极接地，M10漏极连接输出端PA_OUT，电容C7另一端连接电阻R21和R29，晶体管M11漏极连接栅极并连接电阻R21另一端同时还接入供电VDDA，M11源极连接电阻R29另一端并连接输出端PA_OUT；电阻R22另一端连接晶体管M8漏极，M8源极接地，M8栅极接入电路控制信号 PWD，晶体管M9栅极连接漏极并连接电容C8和电阻R22另一端同时还接入偏置电流IBIAS1，M9源极和电容C8另一端均接地。该电路采用类推挽输出，以提高功率放大器的线性度。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型采用正负温电阻的合理组合以达到输出功率恒定的目的，功率放大器PA还引入了增益控制信号，以改变输出功率的大小，实现对发射功率大小的控制，同时双转单电路DTS内的电阻阻抗设置也有效保证了发射信号的高线性度，并在同等线性度条件下降低了整体功耗和芯片面积，降低了成本，实用频带宽，领域广，具有广泛的应用前景，适合推广应用。

附图说明

图1为本实用新型的结构框图。

图2为本实用新型中两路输入数据选择器的电路原理图。

图3为本实用新型中双转单电路的电路原理图。

图4为本实用新型中功率放大器的电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步说明，本实用新型的实施方式包括但不限于下列实施例。

实施例

如图1至图4所示，该多通道输入功率放大器，包括可选择输入PLL差分信号或外部差分信号的两路输入数据选择器MUX2，与两路输入数据选择器 MUX2输出端连接并输出单路信号的双转单电路DTS，以及与双转单电路DTS 连接的并输出可控的放大信号的功率放大器PA。

进一步地，所述两路输入数据选择器MUX2包括用于接入PLL差分信号的第一输入支路，与第一输入支路连接的第一增益电路和第一开关电路，用于接入外部差分信号的第二输入支路，与第二输入支路连接的第二增益电路和第二开关电路，以及与第一输入支路和第二输入支路均连接的并用于输出信号的增益输出支路。

具体地，所述两路输入数据选择器MUX2由晶体管N1～N14，电阻R1～R16，电容C1～C6组成，其中，晶体管N2源极接地，N2栅极连接晶体管N14源极， N14漏极接入偏置电流IBIAS，N14栅极接入开关信号LOSEL，以构成第一开关电路；晶体管N5栅极连接电容C5和电阻R14，电阻R14另一端接入偏置电压Vbias2，电容C5另一端接入一路PLL差分信号PLL_LOP，晶体管N6栅极连接电容C6和电阻R13，电阻R13另一端接入偏置电压Vbias2，电容C6另一端接入另一路PLL差分信号PLL_LON，以构成第一输入支路；晶体管N9和 N10栅极均接入增益控制信号CG1，N9漏极连接电阻R5，N9源极连接电阻R6 和晶体管N5源极，N10源极连接电阻R7，N10漏极连接电阻R8和晶体管N6 源极，电阻R5～R8另一端均连接晶体管N2漏极，以构成第一增益电路；晶体管N1源极接地，N1栅极连接晶体管N13源极，N13漏极接入偏置电流IBIAS， N13栅极接入开关信号EXTLOSEL，以构成第二开关电路；晶体管N3栅极连接电容C1和电阻R15，电容C1另一端接入一路外部差分信号EXT_LOP，晶体管N4栅极连接电容C2和电阻R16，电容C2另一端接入另一路外部差分信号 EXT_LON，电阻R15和R16另一端均接入偏置电压Vbias2，以构成第二输入支路；晶体管N7和N8栅极均接入增益控制信号CG1，N7漏极连接电阻R2，N7 源极连接电阻R1和晶体管N3源极，N8源极连接电阻R4，N8漏极连接电阻 R3和晶体管N4源极，电阻R1～R4另一端均连接晶体管N1漏极，以构成第二增益电路；晶体管N11和N12栅极均接入增益控制信号CG2，N11漏极连接电阻R10，N11源极连接电阻R9和供电VDDA，N12源极连接电阻R12，N12漏极连接电阻R11和供电VDDA，电阻R9～R12另一端均相连并均连接晶体管 N3～N6漏极，同时该端通过连接电容C3提供一路信号输出端OUTN，通过连接电容C4提供另一路信号输出端OUTP。

该MUX2通过开关信号LOSEL和EXTLOSEL来切换PLL差分信号和外部差分信号的接入通道。增益控制信号CG1和CG2在默认情况下为CG1开启， CG2断开；当采用PLL差分信号作为输入时，默认增益为0dB；CG1断开，CG2 断开时增益为-6dB；CG1断开，CG2开启时增益为-12dB。当采用外部差分信号输入时，默认增益为6dB；CG1断开，CG2断开时增益为0dB；CG1断开，CG2 开启时增益为-6dB。

更进一步地，所述双转单电路DTS由晶体管M0～M3，电阻R0和R17～R20，电容C0组成，其中，晶体管M0栅极接入输入信号DTS_INP并连接电阻R0， M0漏极和电阻R0另一端均接入供电VDDA，M0源极连接电阻R17，晶体管 M1栅极接入输入信号DTS_INN并连接电阻R19，M1源极连接电阻R18，电阻 R18另一端接地，M1漏极连接电阻R17另一端并在该端将输入的两路差分信号叠加合成单端输出DTS_OUT；晶体管M3栅极连接电阻R19另一端并连接M3 漏极同时接入偏置电流IBIAS，M3源极连接电阻R20，晶体管M2栅极接入电路控制信号PWD，M2漏极连接M3栅极，电容C0一端连接M2漏极，电容 C0另一端、电阻R20另一端、M2源极均接地，所述输入信号DTS_INP和DTS_INN来自两路输入数据选择器MUX2的输出。电阻R17和R18的阻抗一致，均为14Ω，其作用为使共源组态的M1晶体管的放大倍数为1，使之与共漏组态的M0的放大倍数保持一致，同时提高双转单电路的线性度。

更进一步地，所述功率放大器PA包括依次连接的第一级电压增益放大电路和第二级功率放大电路，其中第一级电压增益放大电路接入所述双转单电路 DTS的输出信号，第二级功率放大电路输出放大后的信号。

更进一步地，所述第一级电压增益放大电路由晶体管M4～M7，电阻 R23～R28，电容C9～C11组成，其中，晶体管M4栅极连接电容C10和电阻R25， M4源极连接电阻R24和晶体管M6漏极，电容C10另一端接入输入信号PA_IN，晶体管M6源极连接电阻R27，电阻R24和R27另一端均接地，M6栅极接入增益控制信号CG1；电阻R25另一端连接晶体管M5栅极和漏极并接入偏置电流 IBIAS2，M5源极连接电阻R26，M5栅极连接电容C11，电阻R26和电容C11 另一端均接地；晶体管M7漏极连接电阻R28，M7源极连接电阻R23并接入供电VDDA，M7栅极接入增益控制信号CG2，电阻R23和R28另一端连接晶体管M4漏极并连接电容C9，电容C9另一端连接第二级功率放大电路。电阻R24， R26和R27采用同种类型负温度系数电阻；R23为M4的漏极提供合适的偏置电压，R23和R28采用同种类型的正温度系数电阻，以达到输出功率稳定的目的。通过增益控制信号CG1和CG2的调节可以改变输出功率的大小，实现对发射功率大小的控制。

更进一步地，所述第二级功率放大电路由晶体管M8～M11，电阻R21、R22、 R29，电容C7和C8组成，其中，晶体管M10栅极连接电容C9另一端、电容 C7和电阻R22，M10源极接地，M10漏极连接输出端PA_OUT，电容C7另一端连接电阻R21和R29，晶体管M11漏极连接栅极并连接电阻R21另一端同时还接入供电VDDA，M11源极连接电阻R29另一端并连接输出端PA_OUT；电阻R22另一端连接晶体管M8漏极，M8源极接地，M8栅极接入电路控制信号 PWD，晶体管M9栅极连接漏极并连接电容C8和电阻R22另一端同时还接入偏置电流IBIAS1，M9源极和电容C8另一端均接地。该电路采用类推挽输出，以提高功率放大器的线性度。

上述实施例仅为本实用新型的优选实施例，并非对本实用新型保护范围的限制，但凡采用本实用新型的设计原理，以及在此基础上进行非创造性劳动而作出的变化，均应属于本实用新型的保护范围之内。