本申请要求2016年06月20日提交的美国申请No.15/187,710以及根据35U.S.C.§119，本申请有权享有并要求2015年12月18日提交的美国临时申请No.62/269,811的申请日的权益；以及2016年05月17日提交的美国临时申请No.62/337,579的权益，其内容针对所有目的以其整体通过引用并入本文。
背景技术：
本公开涉及压控振荡器，并且具体地涉及多模压控振荡器。
许多电子系统需要某种信号来控制系统的电路和功能的时序。生成时序信号的一个常见的电路是压控振荡器(VCO)。VCO通常接收输入电压并产生具有由输入电压确定的频率的周期性信号。
一种常见的VCO架构使用漏极连接在压控电感器/电容器(LC)储能电路两端的差分交叉耦合NMOS晶体管。已知这种电路在大电压摆幅以非常高的频率操作，但是它们会消耗大量的功率。另一种常见的VCO架构使用跨LC储能电路的交叉耦合CMOS器件(PMOS和NMOS晶体管)。CMOS VCO消耗较少的功率，但可能比NMOS VCO具有更多的相位噪声和较小的电压摆幅。
多模VCO可以在NMOS模式和CMOS模式之间切换。然而，例如，如果电路中的大电容干扰LC储能电路的电容，则这种架构的性能可能会受损。此外，NMOS模式中的电压摆幅不应受仅在CMOS模式中使用的电路系统的影响。此外，例如，用于在多种模式之间重新配置VCO的切换电路可能由于减小调谐范围或退化相位噪声而降低性能。
这里描述的实施例公开了可以克服这些和其他挑战的多模VCO。
技术实现要素：
本公开的特征和优点包括多模压控振荡器(VCO)。在一个实施例中，一种电路包括VCO、第一晶体管和第二晶体管以及第一电容性衰减器和第二电容性衰减器。第一晶体管和第二晶体管通过衰减器交叉耦合。在第一模式中，第一晶体管和第二晶体管关断，并且电容性衰减器衰减在第一晶体管和第二晶体管的控制输入处的VCO的输出端子上的信号衰减。在另一模式中，第一晶体管和第二晶体管导通，并且电容性衰减被降低或关闭，使得第一晶体管和第二晶体管的控制输入接收在VCO的输出端上的信号。
以下详细描述和附图提供对本公开的本质和优点的更好理解。
附图说明
图1图示了根据一个实施例的压控振荡器电路。
图2图示了根据一个实施例的另一压控振荡器电路。
图3图示了根据另一实施例的压控振荡器的示例电路实施方式。
图4A图示了根据一个示例实施例的处于NMOS模式的图3的电路的操作。
图4B图示了根据一个实施例的处于NMOS模式的示例压控振荡器的信号。
图4C图示了根据一个示例实施例的处于CMOS模式的图3的电路的操作。
图5图示了一个示例谐振电路。
图6A-图6B图示了特定实施例的示例应用。
图7图示了根据一个实施例的另一示例压控振荡器电路。
具体实施方式
在以下描述中，为了解释的目的，阐述了许多示例和具体细节以便提供对本公开的透彻理解。然而，对于本领域技术人员显而易见的是，如在权利要求中表达的本公开可以包括这些示例中的一些或全部特征，单独或与下面描述的其他特征组合，并且还可以包括本文描述的特征和概念的修改和等同。
图1图示了根据一个实施例的压控振荡器(VCO)电路。例如，本公开的实施例包括具有周期性信号的VCO，该周期性信号可以被选择性地衰减和不衰减，并且在不同的操作模式中可以耦合到电路中的晶体管的控制端子。示例实施例可以支持多模操作，其中在一种模式中，当某些晶体管关断时，电容性衰减器电路衰减压控振荡器两端的信号，并且在第二模式中，当晶体管导通时(例如，在交叉耦合配置中)，电容性衰减器电路不衰减压控振荡器两端的信号。在下面描述的一个示例实施方式中，VCO可以以仅NMOS模式或者以CMOS模式操作。
如图1中所示，VCO 110可以在端子111和端子112上生成差分信号S+和信号S-。根据各种实施例的示例VCO可以包括一个或多个电感器、一个或多个电容器，并且可以包括交叉耦合晶体管，在下面描述其示例。本公开的实施例可以包括第一晶体管M1 101和第二晶体管M2 102。在一些实施例中，例如，晶体管101和晶体管102可以具有与VCO 110中的交叉耦合的晶体管相反的器件类型。例如，晶体管101和晶体管102可以是PMOS晶体管，并且VCO 110中的交叉耦合的晶体管可以是NMOS晶体管，并且，例如，该电路可以以仅PMOS模式和CMOS模式(其中NMOS和PMOS晶体管都导通)操作。应当理解，其他器件类型布置可以使用本文描述的特征和技术。与模式控制电路130一起，包括第一电容性衰减器电路120和第二电容性衰减器电路121。如图所示，第一晶体管101的端子(例如，漏极)通过第一电容性衰减器电路120交叉耦合到第二晶体管102的控制端子(例如，栅极)，并且类似地第二晶体管102的端子通过第二电容性衰减器电路121交叉耦合到第一晶体管101的控制端子。
在一个实施例中，模式控制电路130可以以多种模式来配置电路。例如，在第一模式，当第一晶体管101和第二晶体管102关断时，第一电容性衰减器电路120和第二电容性衰减器电路121将衰减VCO 110两端的差分信号(例如，S+和S-)。在第二模式，第一电容性衰减器电路120和第二电容性衰减器电路121不衰减(或较少地衰减)VCO 110两端的信号，并且第一晶体管101和第二晶体管102以交叉耦合配置导通。在一个特定示例中，该电路可以被配置成以CMOS操作模式，并且S+可以被电容性地耦合(例如，不衰减)到晶体管102的控制端子，并且S-可以被电容性地耦合(例如，不衰减)到例如晶体管101的控制端子。在这种情况下，该电路还可以被配置成以NMOS操作模式，其中晶体管101和晶体管102关断，并且S+被电容性地衰减到晶体管102的控制端子，并且S-被电容性地衰减到晶体管101的控制端子。如下面更详细描述的，在NMOS模式中，示例实施方式可以改变晶体管101和102的控制端子处的偏置电压，例如以将晶体管101和晶体管102关断。
图2图示了根据一个实施例的另一压控振荡器电路。该示例电路包括具有控制端子(例如栅极)、第一端子(例如源极)和第二端子(例如漏极)的第一导电类型(例如PMOS)的第一晶体管101以及具有控制端子(例如栅极)、第一端子(例如源极)和第二端子(例如漏极)的第一导电类型(例如，PMOS)的第二晶体管102。在该示例中，晶体管101和晶体管102通过串联电容器交叉耦合，如下面更详细描述的。晶体管101耦合到第二导电类型(例如NMOS)的晶体管M3 203，晶体管M3 203具有控制端子(例如栅极)、第一端子(例如源极)和第二端子(例如漏极)。晶体管203的第二端子(在这里，漏极)耦合到晶体管101的第二端子(在这里，漏极)。类似地，晶体管102耦合到第二导电类型(例如NMOS)的晶体管M4 204，晶体管M4 204具有控制端子(例如栅极)、第一端子(例如源极)和第二端子(例如漏极)。晶体管204的第二端子(在这里，漏极)耦合到晶体管102的第二端子(在这里，漏极)。晶体管203和204可以交叉耦合，使得晶体管203的栅极耦合到晶体管204的漏极并且晶体管204的栅极耦合到晶体管203的漏极。图2中的电路还包括配置在晶体管203的一个端子和晶体管204的一个端子之间的谐振电路210。谐振电路210例如可以包括一个或多个电感器和一个或多个电容器。谐振电路210和交叉耦合的晶体管M3/M4例如可以产生具有由控制电压Vctrl设置的特定频率的差分周期性信号S+/S-。以下公开了示例谐振电路，但是应当理解，各种这样的谐振电路对于本领域技术人员是已知的。因此，谐振电路210和晶体管M3/M4是响应于控制电压Vctrl而生成差分周期性信号的一个示例机构，其中控制电压设置周期性信号的频率。
在该示例中，由电容器C1-C4 220-223提供电容性衰减。例如，电容器220具有耦合到PMOS晶体管101的第二端子(例如漏极)的第一端子和耦合到晶体管102的控制端子(例如栅极)的第二端子。电容器221具有耦合到电容器220的第二端子的第一端子，使得电容器串联。类似地，电容器222具有耦合到PMOS晶体管102的第二端子(例如漏极)的第一端子和耦合到晶体管101的控制端子(例如栅极)的第二端子。电容器223具有耦合到电容器222的第二端子的第一端子，使得电容器串联。
电容器221和电容器223的第二端子耦合到模式控制电路130。在一个实施例中，例如，模式控制电路130可以改变电容器端子上的电压以改变电容器的衰减。例如，在一个实施例中，模式控制电路130可以在电容器221和电容器223的端子之间建立虚地，使得串联电容器220和221衰减M1的漏极和M2的栅极之间的信号S+，并且串联电容器222和223衰减M2的漏极和M1的栅极之间的信号S-。在该配置中，串联电容器的衰减是C1/(C1+C2)和C3/(C3+C4)的函数。例如，如果C1近似等于C2，则M2的栅极处的信号是S+(C1/(C1+C2))＝S+/2。类似地，如果C3近似等于C4，则M1的栅极处的信号是S-(C3/(C3+C4))＝S-/2。例如，信号S+和信号S-可以形成差分周期性信号。因此，例如，串联电容器C1/C2和串联电容器C3/C4可以提供用于电容性地衰减差分周期性信号以在M1和M2的控制端子处产生差分衰减信号的一个示例机构。如上文所述并在下文进一步描述的，M1和M2的栅极可以利用不同的电压偏置以使得在不同的模式下将这些器件导通和关断。
此外，在另一模式，模式控制电路130可以在电容器221和223的端子处呈现高阻抗。在该配置中，C2和C3的影响可以减小或近似消除，并且信号S+和S-分别通过C1和C3AC耦合到M2和M1的栅极。因此，模式控制电路130提供了用于选择性控制电容性衰减器的衰减的机构。
图3图示了根据另一实施例的VCO的示例电路实施方式。在该示例中，如图所示并如上文所描述的，电路包括PMOS晶体管201和202、交叉耦合的NMOS晶体管203和204、谐振电路210以及配置在具有信号S+和信号S-的VCO输出端子与PMOS器件的栅极之间的串联电容器220-223。在该示例中，晶体管201和202的控制端子分别通过电阻器Rb1 354和Rb2 355耦合到偏置电压Vbias。具体地，在该示例中，电阻器354具有耦合到晶体管201的控制端子的第一端子和耦合到偏置电压Vbias的第二端子。类似地，电阻器355具有耦合到晶体管202的控制端子的第一端子和耦合到偏置电压Vbias的第二端子。在一个实施例中，在不同模式中，Vbias在不同电压之间改变以将晶体管201和晶体管202导通和关断。例如，本公开的特征和优点包括在第一操作模式，将晶体管201和晶体管202的控制端子耦合到第一偏置电压以将晶体管201和晶体管202导通(例如，在CMOS模式下)，并且在第二操作模式，将晶体管201和晶体管202的控制端子耦合到第二偏置电压以将晶体管201和晶体管202关断(例如，处于NMOS模式)。例如，在该示例中，在CMOS模式，Vbias可以被设置为低以将晶体管201和202导通，并且在NMOS模式中，可以增加Vbias以将晶体管201和202关断。
图3还图示了模式控制电路的示例实施方式。在该示例中，模式控制电路包括开关，该开关具有耦合到电容器C2 221的端子的第一端子和耦合到电容器C4 223的端子的第二端子。例如，在该示例中，开关使用NMOS晶体管M5 399来实现，NMOS晶体管M5 399由通过电阻器R3 353耦合到晶体管399的栅极的模式控制电压Vmode*导通和关断。应当理解，其他实施例可以使用其他开关实施方式。该示例中的模式控制电路进一步包括第一电阻器R1 351，第一电阻器R1 351具有耦合到电容器221的端子的第一端子和耦合到模式控制电压Vmode的第二端子。类似地，模式控制电路包括第二电阻器R2352，第二电阻器R2 352具有耦合到电容器223的端子的第一端子和耦合到模式控制电压Vmode的第二端子。例如，Vmode*可以与Vmode相反，使得当Vmode为高时，Vmode*为低，并且当Vmode为低时，Vmode*为高。
晶体管399、电阻器351-352和Vmode/Vmode*可以选择性地控制电容性衰减。例如，当Vmode为低并且Vmode*为高时，晶体管399导通(短路)并且将电容器221和电容器223的端子耦合在一起以创建共模(或虚地)节点。在这种状态下，C1/C2和C3/C4充当电容性分压器，其分别衰减VCO的输出端子310和311与PMOS器件201和202的栅极端子之间的信号S+和信号S-。备选地，当Vmode为高且Vmode*为低时，晶体管399关断(开路)并且电阻器R1和R2可以在C2和C4的端子上呈现高阻抗。因此，可以从电路中有效地消除C2和C4，使得S+和S-通过电容器C1和C3AC耦合到PMOS器件201和202的栅极而没有衰减(或衰减减小)。因此，R1、R2和晶体管399提供用于在不同模式中选择性地控制电容性衰减以生成虚地和高阻抗的一个示例机构。
图4A图示了根据示例实施例的处于NMOS模式的图3的电路的操作。在NMOS模式，通过将Vmode*设置为高并使NMOS 399导通(这将C2和C4的端子一起耦合在虚地处)而将C2和C4的端子短路。在该配置下，C1/C2形成第一电容性衰减器，而C3/C4形成第二电容性衰减器。此外，在NMOS模式，Vbias被设置成较高的偏置电压以将PMOS器件201和202关断。然而，VCO输出端子310和311上的S+和S-可能具有大的摆幅，从而可能将PMOS器件导通。
图4B图示了根据一个实施例的用于压控振荡器的示例信号。例如，信号401可以是在310处的VCO输出的一个端子上的S+。在NMOS模式，S+可能具有以Vdd为中心的Vdd幅度以及在2Vdd与地之间的摆幅。输出端子310和311上的大摆幅可能是有问题的，因为PMOS器件201和202被偏置为关断，但是这些器件的源极处于Vdd。而且，如图4B中所示，当S-通过电容器C3/C4耦合时，在图4B中的PMOS器件201的栅极处的信号402将与图4B中的PMOS器件201的漏极处的信号401异相。在一个实施例中，信号402可以围绕Vbias振荡，例如，Vbias高于2Vdd，如图4B中所示。然而，如果信号402没有被充分地衰减，则当信号402处于最小值并且信号401处于最大值时，PMOS器件201的栅极上的电压可能下降到漏极上的电压之下。如果重叠大于PMOS器件201的阈值电压，则PMOS器件可能导通，例如这可能在VCO的输出端子上产生负载，并降低性能。在一个实施例中，Vbias被设置成使得PMOS器件的漏极上的信号S+和S-的峰值幅度与PMOS器件的控制端子上的衰减的信号之间的差值低于阈值(Δ<Vth)，所以PMOS器件关断。可以基于串联电容器的衰减来偏置PMOS器件。例如，在一个实施例中，C1和C3的值分别与C2和C4的电容值近似相等，但略大。图4A中的电路的示例值可以是C1＝C3＝700-800飞法和C2＝C4＝500-600飞法、Vbias＝1.3v以及Vdd＝0.6-0.7v。因此，在NMOS模式，例如，Vbias将PMOS器件关断，并且串联电容器可以选择性地衰减在PMOS器件的栅极处的VCO输出信号，以确保PMOS器件在信号周期的完整周期上保持关断。使用串联电容C1和C2以及C3和C4的一个优点例如是VCO输出端子310和311上的等效电容Ceq减小，由此减少VCO输出端子上的电容性负载并允许更高的速度。虚地共模节点还可以改善相位噪声并且扩展调谐范围(例如，在CMOS节点中)。例如，NMOS开关399也可以具有较低的“导通”电阻和更好的相位噪声的优点。
图4C图示了根据一个示例实施例的处于CMOS模式的图3的电路的操作。在CMOS模式，通过设置Vmode*为低并将NMOS 399关断使C2和C4的端子开路。Vmode为高且C2和C4的端子耦合到高阻抗电阻器R1和R2。例如，在该配置中，C2和C4被有效地从电容性分压器电路去除，并且信号S+和S-可以基本没有衰减地被AC耦合到PMOS器件201和202的栅极。此外，在CMOS模式，Vbias被设置成较低的偏置电压以将PMOS器件201和202导通。因此，NMOS器件203和204以及PMOS器件201和202一起工作以生成VCO输出信号S+和S-。由于PMOS器件201和202具有与电源电压Vdd耦合的源极，所以在该配置中，信号S+和S-的摆幅可以被限制在Vdd和地之间。
图5图示了一个示例谐振电路，由于谐振电路在振荡频率保持振荡能量，所以有时被称为“储能”电路(或LC储能电路)。谐振电路500包括电感器501和502、电容调谐网络(包括例如电容器510-513和开关S1和S2)，以及压控电容性调谐网络(包括电容器514和517以及可变电容515和516)，其被配置成通过电阻器520和521接收控制电压Vctrl。例如，谐振电路500可以形成在交叉耦合的NMOS晶体管两端的阻抗，并且Vctrl可以耦合到形成虚AC地的共模节点。通过使用压控电容(也称为变抗器或变容二极管)实现LC储能电路的‘C’来使LC储能电路可调谐。在该示例中，控制电压Vctrl通过电阻器520和521耦合以改变C5/C6和C7/C8的电容。例如，C6和C7也可以被数字编程，例如，其可以与C1-C4一起用于设置VCO的频率。
图6A-图6B图示了特定实施例的示例应用。图6A图示了产生周期性信号Fout的锁相环中的VCO。该电路可以在相位频率检测器(PFD)601中接收基准频率Fref。PFD 601的第二输入从VCO 605接收周期性信号。例如，PFD 601可以比较输入信号的相位和/或频率，并将控制信号发送到电荷泵电流源602和603以增加电压或降低滤波器604的输入处的电压。该电压被滤波并作为输入被提供到VCO 605。因此，如果VCO输出频率低于Fref，则可以增加电压以增加在PFD的另一输入处的频率。或者，如果VCO输出频率高于Fref，则例如可以降低电压以降低在PFD的另一输入处的频率。在该示例中，VCO输出频率可能比Fref高得多，所以在VCO的输出和PFD的输入之间提供反馈分频器(FB DIV)607。在一些应用中，Fref可以通过分频器耦合以在输出处实现不同的频率关系。因此，可以使用Fref来生成高于Fref的信号频率。在该示例中，VCO的输出被本地振荡器分频器(LO DIV)606分频以产生具有频率Fout的输出信号。在一些应用中，分频器可以是可编程的和/或可重配置的，以生成不同的本地振荡器输出信号频率。
图6B图示了VCO的无线应用。在该示例中，例如，无线通信信道可以包括如上文描述的配置在锁相环中的VCO，以生成具有不同频率的本地振荡器信号以调制和解调无线信号。接收路径可以包括耦合到低噪声放大器(LNA)611的输入的天线610，低噪声放大器(LNA)611可以放大接收的RF信号。例如，LNA 611的输出耦合到解调器(例如，混频器)，该解调器也接收从如图6A中所描述的本地振荡器650生成的本地振荡器(LO)信号。LO信号可以将接收到的调制RF信号下变频到基带频率。基带信号可以由滤波器613接收和滤波，由可变增益放大器(VGA)614放大，并且由模数转换器(AD)615转换成数字信号。数字信号然后可以由基带处理器690处理。
例如，发射路径可以包括在基带处理器690中接收待发射的数字数据，其中数据可以被编码以根据RF发射协议进行发射。经编码的数字数据信号可由数模转换器620转换成模拟基带信号，并由滤波器621滤波。经滤波的模拟基带信号可由调制器(混频器)622上变频，调制器622还从本地振荡器接收LO信号，例如，使用如本文所描述的VCO生成。基带信号被上变频到RF并且使用功率放大器623被驱动到天线上。例如，在一些应用中，开关651可以将来自天线的输入信号传送到LNA，并且将来自功率放大器的信号输出到天线。
图7图示了根据一个实施例的另一示例压控振荡器电路。在一个实施例中，本公开包括一种电路，该电路包括可在NMOS模式和CMOS模式之间重新配置的LC振荡器，LC振荡器包括在LC电路的第一端子上串联耦合的第一电容器和第二电容器，在LC电路的第二端子上串联耦合的第二电容器和第三电容器以及用于选择性地将第一、第二、第三和第四电容器串联耦合/解耦合以形成虚地的开关，其中交叉耦合的PMOS器件具有耦合到在第一/第二电容器与第三/第四电容器之间的中间节点的栅极。在一个实施例中，开关是NMOS晶体管。在一个实施例中，当开关断开并且第一、第二、第三和第四电容器不串联耦合时，电压被耦合到第一/第二串联电容器的远端端子和第三/第四串联电容器的远端端子。
在该示例中，CMOS/NMOS模式开关(Ms)通过C2a和C2b AC连接到PMOS对的两个栅极端子。开关位于电容器C2a和C2b之间的共模节点(虚地)。
RF信号路径通过电容器C1a将LC电路一侧上的NMOS器件Mn1的漏极耦合到PMOS器件Mp2的栅极。类似地，RF信号路径通过电容器C1b将LC电路的另一侧上的NMOS器件Mn2的漏极耦合到PMOS器件Mp1的栅极。
例如，当Vmode为高时，Ms关断(OFF)并且电容器C2a和C2b的端子通过两个大电阻器耦合到高电压(Vmode)。在这种状态下，RF信号路径将电路中的PMOS器件交叉耦合，并且NMOS和PMOS器件都以谐振频率进行开关(即，CMOS操作)。
当Vmode为低时，由于Vmode*(Vmode的反相)，Ms为导通(ON)并且电容器C2a和C2b的端子被耦合在一起以形成虚地，并且RF信号AC耦合至地。在这种状态下，只有NMOS器件以谐振频率进行开关(即，NMOS操作)，并且例如经由中心抽头通过LC开关中的电感器提供功率。
图7和其他实施例中图示的重新配置技术可以导致CMOS模式中改善的相位噪声和调谐范围。在NMOS模式，添加到VCO储能电路的附加电容为C1a//C2a和C1b//C2b。通过适当调整C2a和C2b的大小，可以大大降低附加电容，从而获得更宽的调谐范围。
在图7中所示的示例中，例如，NMOS器件用于Ms开关而不是PMOS器件用于Ms开关，这可以导致改善的‘导通’电阻和相位噪声。
某些实施例(例如图7中所示的示例)的优点包括改善的相位噪声、改进的调谐范围以及促进低电源电压操作的VCO架构。例如，关于相位噪声，以上示例的优点可以包括：
i.RF信号路径中没有开关和寄生电阻。
ii.模式开关(Ms)位于共模(虚地)处，具有更好的‘导通’
电阻。
iii.NMOSFET(比PMOS更好的‘导通’电阻)可用于模式切换。
例如，关于调谐范围，以上某些示例的优点可以包括：
i.在NMOS模式，AC耦合电容器(图7中的C2a和C2b)降低
了添加到VCO储能电路中的附加电容。C1a//C2a和C1b//C2b导
致更少的附加电容，这可以改善调谐范围。
ii.在CMOS模式下，RF信号路径中没有模式开关。这导致更少
的寄生电容和更好的调谐范围。
作为另一示例，关于低电源电压，以上某些示例的优点可以包括：
i.对于CMOS和NMOS模式，VCO都可以利用单个低电源电压(≤1V)操作。
ii.简化了电源网络和调节器设计。
虽然以上电路中的一些图示了具有NMOS交叉耦合的晶体管和具有通过电容性衰减器耦合的栅极的PMOS晶体管的示例，但是应当理解，如本领域技术人员根据本公开所充分理解的，其他设计可以具有PMOS交叉耦合的晶体管和具有通过电容性衰减器耦合的栅极的NMOS晶体管(即，电路器件类型和极性可以被“翻转”)。
以上描述说明了本公开的各种实施例以及如何实施特定实施例的各方面的示例。以上示例不应当被认为是仅有的实施例，并且被呈现是用来说明由所附权利要求限定的特定实施例的灵活性和优点。例如，尽管使用PMOS和NMOS说明了上面的某些电路，但应当理解，可以使用其他晶体管类型。基于以上公开和所附权利要求，可以采用其他布置、实施例、实施方式和等价物而不脱离根据权利要求所限定的本公开的范围。