1.一种改进的数字下变频器，其特点如下：由采样模块、抽取模块、数字混频模块(DM)、数字控制振荡器(NCO)及FIR滤波器等部分组成。其中采样模块以大于中频信号两倍带宽的采样率对中频信号采样；抽取模块对采样后的信号进行抽取后分为两路；数字混频模块中抽取后的两路信号将分别与NCO生成的中频序列进行混频；混频后的两路序列经FIR滤波器后将输出同相和正交两路基带信号。针对传统DDC的缺陷，本发明重新设计了FIR滤波器，并设置相应的代价函数对其进行优化，使其既能完成非整数延时及低通滤波，同时也能抑制杂散。
2.根据权利要求书1描述的一种改进的数字下变频器，其FIR滤波器的设计方法如下：首先对I路和Q路分别确定合适的时延数；然后根据时延数对I路和Q路分别基于Lagrange插值设计延时滤波器系数；最后设置合适的代价函数，对延时滤波器系数优化，使得所需中频带宽内的频点被精确搬移到相应的基带频点，同时也能有效控制杂散。
3.根据权利要求书2描述的一种改进的数字下变频器，为优化延时滤波器系数，设置了相应的代价函数。
数字下变频的目的是将中频信号精确搬移到对应的基带。因NCO和DM数据位数有限而存在尾数截断的情况，同时因NCO的相位分辨率有限而存在相位近似取值的情况，以上缺陷均会引入杂散影响DDC的性能。因此代价函数针对以上缺陷进行优化。优化步骤如下：
首先设置滤波器系数的初始值，即依据Lagrange插值法得到的滤波器系数，I路和Q路的系数向量分别为hI(0)和hQ(0)。然后设置迭代次数及迭代法则，在初始值向量附近搜索最优解。针对经过目标通带的每一个频点k，设置两个向量H(k)和e(k)。H(k)代表该频点的幅度响应，e(k)表示目标频点所在主瓣之外的其他频点的幅度响应与H(k)之差的最大值。并设置对应的权重ωH和ωe及期望门限δ。若满足
ωH*var(h)+ωe*max(e)＜δ
其中，var表示取方差，max表示取最大值，则以该次的hI(n)和hQ(n)更新最优解。重复以上步骤直至达到预设的迭代次数。最终所得的最优解即为优化后的滤波器系数。