一种支持LTE标准的Turbo码译码装置及方法与流程

技术特征：

1.一种支持LTE标准的Turbo码译码装置，由分量译码器DEC1和分量译码器DEC2串行级联而成，其特征在于，首先，系统位信息和经过选择器的校验位信息一送入分量译码器DEC1，产生的外信息经过交织器，与经过交织的系统位信息以及经过选择器的校验位信息二一起被输入到分量译码器DEC2，产生的外信息经过解交织后送入到分量译码器DEC1中，经过数次这样的迭代运算，对分量译码器DEC2输出的对数似然比进行解交织后送入判决模块进行判决即得到最终的译码结果，

每个分量译码器有3个输入，

⑴从信道接收到的系统位信息或经过交织的系统位信息；

⑵从信道接收到的相应编码器的校验位信息

⑶从另一个分量译码器得到的每比特的似然信息L^a(u_k)。

2.一种支持LTE标准的Turbo码译码的方法，利用基2Turbo译码架构来实现LTE标准的Turbo码，其特征在于包括基于Log-Max-MAP算法、基于滑窗实现的递归计算方法和不同码块长度下滑窗长度的控制方法，

所述基于Log-Max-MAP算法具体为：

在接收序列为Y的条件下，计算每译码比特为+1或-1的概率，相当于计算后验概率的对数似然值，即L(u_k|Y)，它由式(1)获得

$L\left(u_k\right|Y)=ln\left(\frac{{\mathrm{\Σ}}_{(s^{\′},s)=\>u_k=+1}{\mathrm{\α}}_{k-1}\left(s^{\′}\right){\mathrm{\γ}}_k(s^{\′},s){\mathrm{\β}}_k\left(s\right)}{{\mathrm{\Σ}}_{(s^{\′},s)=\>u_k-1}{\mathrm{\α}}_{k-1}\left(s^{\′}\right){\mathrm{\γ}}_k(s^{\′},s){\mathrm{\β}}_k\left(s\right)}\right)---\left(1\right)$

其中，(s',s)＝＞u_k＝+1表示在格图上，当第k时刻输入u_k＝+1时，由第k-1时刻状态S_k-1＝s'到第k时刻状态S_k＝s的所有可能的状态转移，(s',s)＝＞u_k＝-1的含义与此类似，α_k(s)为第k时刻状态S_k＝s的前向状态度量，β_k(s)为第k时刻状态S_k＝s的后向状态度量，γ_k(s',s)为第k-1时刻状态S_k-1＝s'转移第k时刻状态S_k＝s的分支转移度量，它们的计算公式分别为

α_k(s)＝∑_{all s'}α_k-1(s')γ_k(s',s) (2)

β_k-1(s')＝∑_{all s}β_k(s)γ_k(s',s) (3)

${\mathrm{\γ}}_k(s^{\′},s)=\exp \[\frac{1}{2}{u}_k{L}^a\left(u_k\right)+\frac{1}{2}{u}_k{y}_k^s+\frac{1}{2}{x}_k^p{y}_k^p\]---\left(4\right)$

其中，式(4)中u_k表示第k时刻的输入信息，表示第k时刻输入为u_k的条件下编码器的第p(p＝1,2)个输出，表示第k时刻的第p(p＝1,2)个观测信号，

在计算后验对数似然比L(u_k|Y)时，Max-Log-MAP算法将这些运算放到对数域中进行，将乘、除法转化为加、减法运算，从而简化计算复杂度，令A_k(s)＝ln(α_k(s))，B_k(s)＝ln(β_k(s))，Γ_k(s',s)＝ln(γ_k(s',s))，则可以得到

$\begin{array}{c}{A}_k\left(s\right)=\ln \left({\mathrm{\α}}_k\right(s))=\ln \left({\mathrm{\Σ}}_{{\mathrm{alls}}^{\′}}{\mathrm{\α}}_{k-1}\right(s^{\′}\left){\mathrm{\γ}}_k\right(s^{\′},s\left)\right)\\ =\ln \left({\mathrm{\Σ}}_{{\mathrm{alls}}^{\′}}\exp \right(A_{k-1}\left(s^{\′}\right)+{\mathrm{\Γ}}_k\left(s^{\′},s\right)\left)\right)\≈\underset{s^{\′}}{\max }\left(A_{k-1}\right(s^{\′})+{\mathrm{\Γ}}_k(s^{\′},s\left)\right)\end{array}---\left(5\right);$

所述基于滑窗实现的递归计算方法具体为：

包括分支度量Gamma计算模块、前向状态度量Alpha递归计算模块RU_A，用于递归计算后向状态度量Beta起始值的模块RU_B1，用于递归计算Beta正确值的RU_B2模块和对数似然比LLR计算模块，只需等待一个较小的译码延迟，传输3～5倍约束度码元个数的时间，然后开始计算对数似然比，这个译码延迟与等待全部码元的前向度量迭代计算完毕相比，大大减少了译码延迟；

所述不同码块长度下滑窗长度的控制方法具体为：

计算滑窗的长度满足2个条件：

(1)、滑窗的长度<＝256；

(2)、码块长度是滑窗的长度的整数倍且尽可能的靠近256。