放大电路、滤波器和Δ‑Σ调制器的制作方法

本发明涉及一种前馈运算放大器的噪声消除技术，更特别地，涉及一种放大电路、滤波器和δ-σ调制器。

背景技术：

基带接收器(base-bandreceiver)噪声往往主要是由通道选择滤波器(channelselectingfilter)导致的，该通道选择滤波器具有嵌入式的可编程增益放大器(programmablegainamplifier，pga)功能。为了减轻后端模拟至数字转换器(analog-to-digitalconverter，adc)的动态要求，干扰抑制(blockerrejection)通常被设计为二阶或三阶。然而，噪声降低总是以功率低效的方式损害运算放大器的稳定性，尤其是在接收器灵敏度测试中。

对于连续时间δ-σ调制器，尽管通过噪声耦合或高过采样比可以消除量化噪声，但是，由于噪声降低的效率低，因此，电路噪声仍然是麻烦的。

技术实现要素：

有鉴于此，本发明的目的之一在于提供一种放大电路、滤波器和δ-σ调制器，以解决上述问题。

第一方面，本发明提供一种放大电路，该放大电路包括第一放大级、噪声提取电路和噪声消除电路。第一放大级用于接收输入信号，并对输入信号进行放大，以产生放大输入信号。噪声提取电路耦接于第一放大级，用于至少接收该放大输入信号，以产生与该放大输入信号的噪声分量有关的噪声信号。此外，输入信号还耦接于噪声提取电路，以去除该放大输入信号。噪声消除电路耦接于第一放大级和噪声提取电路，且噪声消除电路耦接于第一放大级和噪声提取电路，用于通过使用噪声提取电路产生的噪声信号来消除放大输入信号的噪声分量，以产生被消除噪声后的放大输入信号。

第二方面，本发明提供一种滤波器，该滤波器包括第一放大级、噪声提取电路和噪声消除电路。第一放大级用于接收输入信号，并对输入信号进行放大，以产生放大输入信号。噪声提取电路耦接于第一放大级，用于至少接收该放大输入信号，以产生与该放大输入信号的噪声分量有关的噪声信号。此外，输入信号还耦接于噪声提取电路，以在噪声提取电路的输出上除去该放大输入信号的信号分量。噪声消除电路耦接于第一放大级和噪声提取电路，且用于通过使用噪声提取电路产生的噪声信号来消除放大输入信号的噪声分量，以产生被消除噪声后的放大输入信号。

第三方面，本发明提供一种δ-σ调制器，该δ-σ调制器包括接收电路、回路滤波器、量化器和反馈电路。接收电路，用于接收输入信号和反馈信号，并通过将输入信号减去反馈信号来计算差值，以产生减法信号。回路滤波器耦接于接收电路，且用于接收减法信号，并对减法信号进行滤波，以产生滤波减法信号。量化器耦接于回路滤波器，且用于根据滤波减法信号产生数字输出信号。反馈电路用于接收数字输出信号，以产生该反馈信号。此外，该回路滤波器包括第一放大级、噪声提取电路和噪声消除电路。第一放大级用于接收该减法信号，并对减法信号进行放大，以产生放大减法信号。噪声提取电路耦接于第一放大级，且用于至少接收该放大减法信号，以产生与放大减法信号的噪声分量有关的噪声信号。此外，来自输入信号与反馈信号之间的差值的减法信号是从第一放大级内提取出来的，且减法信号还耦接于噪声提取电路，以在噪声提取电路的输出上除去该放大减法信号的信号分量。噪声消除电路耦接于第一放大级和噪声提取电路，且用于通过使用噪声提取电路产生的噪声信号来消除该放大减法信号的噪声分量，以产生被消除噪声后的放大减法信号。

采用本发明，噪声提取电路产生与放大输入信号的噪声分量有关的噪声信号，并利用该噪声信号来消除放大输入信号的噪声分量，可以有效地减少噪声。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。

附图说明

通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：

图1是根据本发明一实施例示出的一种具有可编程增益放大器功能的滤波器的示意图；

图2示出了图1所示的噪声提取电路的一种示例；

图3是根据本发明一实施例的一种滤波器的详细电路结构；

图4是根据本发明一实施例示出的一种具有可编程增益放大器功能的δ-σ调制器的示意图；

图5示出了图4所示的噪声提取电路的一种示例；

图6是根据本发明一实施例的一种δ-σ调制器的详细电路结构。

在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。

具体实施方式

以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。

文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“基本等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。

本发明提供一种功率放大器的噪声消除技术，该技术采用噪声提取电路将所产生的噪声信号注入到后端放大级，以消除先前的(previous)运算放大器的噪声分量。通过使用本发明的噪声消除技术，设计灵活性是高的，以有效地减少噪声和提高运算放大器的稳定度。此外，噪声提取电路使用的芯片面积小，可以减少制造成本并降低功耗。具体来说，本发明提供一种放大电路、滤波器和δ-σ调制器，其中，放大电路均被应用在滤波器和δ-σ调制器中。在一些实施例中，放大电路包括第一放大级、噪声提取电路和噪声消除电路。第一放大级用于接收输入信号，并对输入信号进行放大，以产生放大输入信号。噪声提取电路耦接于第一放大级，用于至少接收该放大输入信号(以下部分实施例中以同时接收输入信号和放大输入信号为例)，以产生与放大输入信号的噪声分量有关的噪声信号。噪声消除电路耦接于第一放大级和噪声提取电路，用于通过使用噪声提取电路产生的噪声信号来消除放大输入信号的噪声分量，以产生被消除噪声后的放大输入信号。

图1是根据本发明一实施例示出的一种具有可编程增益放大器功能的滤波器100的示意图。如图1所示，滤波器100包括第一放大级(amplifyingstage)110、第二放大级120、一个或多个后端级(backendstage)130和噪声提取电路(noiseextractioncircuit)140。第一放大级110包括输入网络电路(inputnetworkcircuit)111、运算放大器112、两个反馈网络电路(feedbacknetworkcircuits)113和114，以及第二网络电路115，其中，运算放大器112经由输入网络电路110接收输入信号vin，以产生放大输入信号vo1，反馈网络电路113耦接在运算放大器112的正输入端和负输出端之间，反馈网络电路114耦接在运算放大器112的负输入端和正输出端之间，以及，放大输入信号vo1经由第二网络电路115被传送至第二放大级120。第二放大级120包括运算放大器122和两个反馈网络电路123和124，其中，反馈网络电路123耦接在运算放大器122的正输入端和负输出端之间，反馈网络电路124耦接在运算放大器122的负输入端和正输出端之间。在本发明实施例中，输入网络电路用于将电压信号转换为电流信号。

由于输入信号vin的噪声分量(noisecomponent)和运算放大器112导致的噪声分量vnop和vnon，放大输入信号vo1将具有明显的噪声分量。在图1所示实施例中，输入信号vin和放大输入信号vo1均耦接于噪声提取电路140，以在噪声提取电路140的输出上产生与放大输入信号vo1的噪声分量有关的噪声信号。特别地，放大输入信号vo1包括信号分量和噪声分量，而噪声提取电路140的输出上已除去(remove)放大输入信号vo1的信号分量，即噪声提取电路不产生该输入信号vin或该放大输入信号vo1的任何信号分量。为了完全地消除或减少噪声分量而不影响放大输入信号vo1的信号分量，噪声提取电路140提供或产生的噪声信号等于放大输入信号vo1的噪声分量，以及，噪声消除电路(例如，在图1所示的实施例中，噪声消除电路可以由节点n1和n2来实现，具体地，本发明实施例并不限于此，凡是可用来实现该噪声消除电路所要实现的功能的任何电路均可以，例如，可以由加法器来实现)通过使用噪声提取电路140产生的噪声信号，能够消除或减少放大输入信号vo1的噪声分量，以产生被消除噪声后的放大输入信号。然后，被消除噪声后的放大输入信号由第二放大级120和后端级130处理，以产生输出信号vout。应当说明的是，本发明实施例中描述的消除或减少噪声可以是消除掉全部噪声也可以是消除掉部分噪声，具体地，本发明实施例不做任何限制。在一示例中，若噪声提取电路140产生的噪声信号基本等于放大输入信号vo1的噪声分量，则可以基本消除掉全部噪声。此外，应当说明的是，术语“等于”应当包括“完全等于”和“基本等于”这两种情形，其中，“基本等于”是指本领域技术人员能够接受的与“完全等于”存在一定误差的可接受范围。

在本实施例中，噪声提取电路140产生的噪声信号是电流信号，以及，通过使用第二网络电路115，放大输入信号vo1被转变为电流信号。因此，通过使用噪声消除电路(例如，节点n1和n2)来组合放大输入信号vo1和该噪声信号，能够简单地获得被消除噪声后的放大输入信号。

图2示出了噪声提取电路140的一种示例。在图2所示的实施例中，噪声提取电路140包括缩放输入网络电路(scaledinputnetworkcircuit)141、辅助运算放大器142、三个缩放反馈网络电路(scaledfeedbacknetworkcircuits)143,144和146，以及第二网络电路145。缩放输入网络电路141耦接在输入信号vin和辅助运算放大器142之间，缩放反馈网络电路146耦接在放大输入信号vo1和辅助运算放大器142之间。缩放反馈网络电路143耦接在辅助运算放大器142的正输入端和负输出端之间。缩放反馈网络电路144耦接在辅助运算放大器142的负输入端和正输出端之间。第二网络电路145耦接在辅助运算放大器142和噪声消除电路(例如，节点n1和n2)之间。在本发明实施例中，缩放输入网络电路用于将电压信号转换为电流信号。

在本实施例中，噪声提取电路140的缩放电路模块与第一放大级110中相应的电路模块具有相同的结构但大小(或取值)不同(withdifferencesizes)，以及，噪声提取电路140的缩放电路模块(诸如缩放输入网络电路141、缩放反馈网络电路143,144和146)的缩放因子是相同的。例如，缩放输入网络电路141的大小可以是输入网络电路111的大小的十分之一，缩放反馈网络电路143,144或146的大小可以是反馈网络电路113或114的大小的十分之一，以及，第二缩放网络电路145的大小与第二网络电路115相同。由于运算放大器的增益是基于反馈网络电路和输入网络电路之间的比率来确定的，因此，通过使用上述设计，运算放大器112和辅助运算放大器142可以具有相同的传递函数。

噪声提取电路140内的缩放输入网络电路141与输入网络电路111相比，以相反的方式(inversemanner)接收输入信号。通过进一步地使用缩放反馈网络电路146，以将放大输入信号vo1接收至辅助运算放大器142，辅助运算放大器142的输出可以恰好(exactly)是放大输入信号vo1的噪声分量，而不包含输入信号vin或放大输入信号vo1的任何信号分量。通过将辅助运算放大器142设计为不产生输入信号vin或放大输入信号vo1的任何信号分量，第二放大级120或其它电路产生的噪声将不会经由噪声提取电路140返回到滤波器100的输入节点，即输入信号vin或放大输入信号vo1的噪声电平将不会因噪声提取电路140被布置在滤波器100内而受到影响。

此外，第二放大级120或其它电路产生的噪声可能会经由第一放大级110返回到滤波器100的输入节点。因此，为了减少此类噪声，可以将由输入网络电路111和反馈网络电路113/114所确定的增益(即第一放大级110的增益)设置为大于1，从而，当第二放大级120(或其它电路)产生的噪声通过第一放大级110时将被衰减。

图3是根据本发明一实施例的滤波器100的详细电路结构。如图3所示，对于第一放大级110，输入网络电路111由两个电阻r0实现，反馈网络电路113/114分别由并联的电阻r1和电容c1实现，第二网络电路115由两个电阻r2实现。对于第二放大级120，反馈网络电路123/124分别由并联的电阻r3和电容c3实现。对于噪声提取电路140，缩放输入网络电路141由两个电阻r0’实现，缩放反馈网络电路143/144/146分别由并联的电阻r1’和电容c1’实现，以及，第二网络电路145由两个电阻r2实现。在本实施例中，对于噪声提取电路140内的每个缩放电路与位于第一放大级110内的相应电路的缩放因子是相同的。具体地说，r0和r0’之间的比率、r1和r1’之间的比率，以及，c1和c1’之间的比率是相同的(即，(r0/r0’)＝(r1/r1’)＝(c1/c1’))。此外，电阻r1的电阻值可被设计为大于电阻r0的电阻值，以使得运算放大器112的增益(即第一放大级110的增益)大于1，以及，电阻r1’的电阻值可被设计为大于电阻r0’的电阻值，以使得辅助运算放大器142的增益大于1。

图4是根据本发明一实施例示出的δ-σ调制器400的示意图，其中，δ-σ调制器400是连续时间δ-σ调制器型模拟至数字转换器(adc)。如图4所示，δ-σ调制器400包括输入网络电路402、接收电路(在图4所示的实施例中，接收电路表现为由节点nin1和nin2来实现，具体地，本发明实施例并不限于此，凡是可用来实现该接收电路所要实现的功能的任何电路均可以，例如，可以由加法器来实现)、回路滤波器404、量化器(quantizer)406、相位延迟/调整电路(phasedelay/adjustingcircuit)407(图中标注为z^-n)、数据加权平均(dataweightedaveraging，dwa)电路408(图中标注为dwa)和数字至模拟转换器(digital-to-analogconverter，dac)409。

在δ-σ调制器400的操作中，接收电路(例如，节点nin1和nin2)接收输入信号vin和反馈信号vfb，并通过将输入信号vin减去反馈信号vfb来计算差值，以产生减法信号。然后，回路滤波器404对该减法信号进行滤波，以产生滤波减法信号。在图4所示实施例中，滤波减法信号是从被消除噪声后的放大减法信号衍生出来的。量化器406根据滤波减法信号产生数字输出信号dout。然后，数字输出信号dout由相位延迟/调整电路407、dwa电路408和dac409进行处理，以产生反馈信号vfb给接收电路(例如，节点nin1和nin2)。

由于本发明实施例的重点在于回路滤波器404的设计，因此，此处省略关于其它元件的详细描述。

回路滤波器404包括第一放大级410、第二放大级420、一个或多个后端级430和两个前馈(feed-forward)网络电路432和434。第一放大级410包括运算放大器412、两个反馈网络电路413和414，以及第二网络电路415。其中，运算放大器412从接收电路(例如，节点nin1和nin2)接收该减法信号(即，输入信号vin和反馈信号vfb之间的差值)，并对该减法信号进行放大，以产生放大减法信号vo1。反馈网络电路413耦接在运算放大器412的正输入端和负输出端之间，反馈网络电路414耦接在运算放大器412的负输入端和正输出端之间，以及，放大减法信号vo1经由第二网络电路415被传送至第二放大级420。第二放大级420包括运算放大器422和两个反馈网络电路423和424，其中，反馈网络电路423耦接在运算放大器422的正输入端和负输出端之间，反馈网络电路424耦接在运算放大器422的负输入端和正输出端之间。前馈网络电路432和434耦接在第二网络电路415和后端级430之间，以及还耦接在第二网络电路415和回路滤波器404的输出之间。

由于输入信号vin的噪声分量和运算放大器412导致的噪声分量vnop和vnon，放大减法信号vo1将具有明显的噪声分量。此外，来自输入信号vin和反馈信号vfb之间的差值的电流信号io1+/io1-是从运算放大器412内提取出来的，即电流信号io1+/io1-是运算放大器412根据减法信号产生的一电流信号，以及，该电流信号io1+/io1-还耦接于噪声提取电路440(特别地，如图5所示，电流信号io1+耦接于辅助运算放大器的负输入端，电流信号io1-耦接于辅助运算放大器的正输入端)，以在噪声提取电路440的输出上除去放大减法信号的信号分量。为了完全地消除或减少噪声分量而不影响放大减法信号vo1的信号分量，噪声提取电路440提供等于放大减法信号vo1的噪声分量的噪声信号，以及，噪声消除电路(在图4所示实施例中，通过图4所示的节点n1和n2来实现)通过使用噪声提取电路440产生的噪声信号来消除或减少放大减法信号vo1的噪声分量，以产生被消除噪声后的放大减法信号。然后，被消除噪声后的放大输入信号由第二放大级440、后端级430和量化器406处理，以产生数字输出信号dout。

在本实施例中，噪声提取电路440产生的噪声信号是电流信号，通过使用第二网络电路415，放大减法信号vo1被转换为电流信号。因此，通过使用节点n1和n2来组合放大减法信号vo1和噪声信号，能够简单地获得被消除噪声后的放大减法信号。

图5示出了噪声提取电路440的一种示例。如图5所示，噪声提取电路440包括辅助运算放大器442、三个缩放反馈网络电路441,443和444，以及第二网络电路445。缩放反馈网络电路441耦接在放大减法信号vo1和辅助运算放大器442之间。缩放反馈网络电路443耦接在辅助运算放大器442的正输入端和负输出端之间。缩放反馈网络电路444耦接在辅助运算放大器442的负输入端和正输出端之间。第二网络电路445耦接在辅助运算放大器442和噪声消除电路(例如，节点n1和n2)之间。

在本实施例中，噪声提取电路440的缩放电路模块和第一放大级410中相应的电路模块具有相同的结构但大小不同，以及，噪声提取电路440的缩放电路模块(诸如缩放反馈网络电路441,443和444)的缩放因子是相同的。例如，缩放反馈网络电路441,443或444的大小可以是反馈网络电路413或414的大小的十分之一，以及，第二网络电路445的大小可以是第二网络电路415的大小。由于运算放大器的增益是基于反馈网络电路和输入网络电路之间的比率来确定的，因此，通过使用上述设计，运算放大器412和辅助运算放大器442可具有相同的传递函数。

在本发明实施例中，由接收电路(例如，节点nin1和nin2)产生的减法信号是差分对，由运算放大器412产生的放大减法信号vo1也是差分对，例如，放大减法信号vo1包括vo1+和vo1-。此外，运算放大器412还可以产生两个电流信号io1+和io1-，其中，电流信号io1+是从差分对的减法信号中的其中一个提取出来的，或者，电流信号io1+是从差分对的减法信号中获得的(此电流是利用第一缩放因子从流过反馈网络电路414的电流获得的，该第一缩放因子等于缩放反馈网络电路444相对于反馈网络电路414的缩放因子)；以及，电流信号io1-是从差分对的减法信号中的另一个提取出来的，或者，电流信号io1-是从差分对的减法信号中获得的(此电流是利用第二缩放因子从流过反馈网络电路413的电流获得的，该第二缩放因子等于缩放反馈网络电路443相对于反馈网络电路413的缩放因子)。

在噪声提取电路440中，辅助运算放大器442的正输入端耦接于电流信号io1-和减法信号vo1+，辅助运算放大器442的负输入端耦接于电流信号io1+和减法信号vo1-，以及，缩放反馈网络电路441,443或444是相同的。通过使用图4所示的噪声提取电路440，辅助运算放大器442的输出可以与放大减法信号vo1的噪声分量完全相同，而不包含输入信号vin或减法信号的任何信号分量。通过设计辅助运算放大器442不产生输入信号vin或减法信号的任何信号分量，第二放大级420或其它电路产生的噪声将不会通过噪声提取电路440返回到δ-σ调制器400的输入节点，即输入信号vin的噪声电平将不会因噪声提取电路440被布置在δ-σ调制器400内而受到影响。

此外，第二放大级420或其它电路产生的噪声可能会经由第一放大级410返回到δ-σ调制器400的输入节点。因此，为了减少此类噪声，运算放大器412(第一放大级)的增益大于1，从而，当第二放大级120(或其它电路)产生的噪声通过第一放大级110时将被衰减。

图6是根据本发明一实施例的δ-σ调制器400的详细电路结构。如图6所示，输入网络电路402由两个电阻r0实现。对于第一放大级410，反馈网络电路413/414由电容c1实现，以及，第二网络电路415由两个电阻r1实现。对于第二放大级420，反馈网络电路423/424由电容c2实现。对于噪声提取电路440，缩放反馈网络电路441/443/444由电容c1’实现，以及，第二网络电路445由两个电阻r1实现。前馈网络电路432/434由电阻r2和r3实现。在本实施例中，对于噪声提取电路440内的每个缩放电路和第一放大级410内相应的电路的缩放因子是相同的。详细地说，缩放反馈网络电路441/443/444中的c1’和反馈网络电路413/414中的c1之间的比率是相同的。此外，由于第一放大级410和噪声提取电路都是积分器，因此，它们的增益远大于1。

简单来说，在本发明的前馈运算放大器噪声消除技术中，使用噪声提取电路来获得第一放大级的输出的噪声分量，以及，由噪声提取电路产生的噪声信号被转发到第二放大级的输入，以消除或减少第一放大级的输出的噪声分量(或减少第二放大级的噪声分量)。此外，噪声提取电路具有较小的芯片面积，以节省制造成本及降低功耗，以及，噪声提取电路可被设计为不产生任何的信号分量，以防止第二放大级导致的噪声回到输入节点。因此，本发明的电路可以有效地降低噪声，而不会增加太多的芯片面积。

虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。