一种Turbo码的译码方法及装置与流程

本发明实施例涉及通信编译码技术领域，特别是涉及一种turbo码的译码方法及装置。

背景技术：

turbo码为通过限制带宽通信链路在数据破坏的噪声面前的其它无线通信应用程序的高性能纠错码。turbo码将两个简单分量码通过伪随机交织器并行级联来构造具有伪随机特性的长码，并通过在两个软入/软出(siso)译码器之间进行多次迭代实现了伪随机译码。

由于turbo码的编译过程较为复杂，相应的，译码过程也十分复杂。在使用log-map算法进行计算时，涉及α值的前向递归计算和β值的后向递归运算，因此计算量十分巨大。此外，还要进行译码迭代以及交换外信息，导致计算量再次增加，译码延时也因此更长。而随着实际系统业务的需求，往往要求译码延时短、速率高、计算量小。

而传统log-map译码方式在实际硬件实现时，不易满足上述三个要求，因此如何降低译码的计算量，提高turbo码译码的速率，是本领域技术人员亟待解决的问题。

技术实现要素：

本发明实施例的目的是提供turbo码的译码方法及装置，以提高turbo码的译码速率。

为解决上述技术问题，本发明实施例提供以下技术方案：

本发明实施例一方面提供了一种turbo码的译码方法，包括：

根据待译码的turbo码的比特流长度及预设比特长度，将所述turbo码均分为多块子turbo码；

按照预设规则将各所述子turbo码分别分配到第一子译码器的计算单元与第二子译码器的计算单元，每个所述子turbo码分配一个第一子译码器的计算单元和一个第二子译码器的计算单元，所述第一子译码器与所述第二子译码器具有相同个数、相同命名规则的计算单元；

初始化各所述计算单元边界处的α值与β值、所述第一子译码器的先验信息及所述第二子译码器的先验信息；

在一次迭代计算时，前半次迭代中利用所述第一子译码器的第一预设位置集的计算单元与所述第二子译码器的第二预设位置集的计算单元并行计算相同比特的信息，交换前半次外信息；在后半次迭代利用所述第一子译码器的第二预设位置集的计算单元与所述第二子译码器的第一预设位置集的计算单元并行计算相同比特的信息，交换后半次外信息；所述第一预设位置集的计算单元与所述第二预设位置集的计算单元不重合，且构成译码器全部的计算单元；

预设迭代次数计算完成后，输出所述turbo码的判决比特。

可选的，所述输出所述turbo码的判决比特包括：

根据计算得到的前向递推值、后向递推值、先验信息与信道信息得到输出信息比特的对数似然比，将所述输出信息比特的对数似然比进行解交织，以得到所述turbo码的判决比特。

可选的，所述对数似然比的计算公式为：

max*(x1,...,xn)≈ln(16/9)+xmax-k(xmax-xmin)+b；

其中，xmax和xmin为x1,...,xn中最大值与次大值，ui表示第i位输入比特，m′表示编码器的当前状态，m表示输入ui后编码器的状态；s1表示输入ui＝1的编码器状态转移集合，s0表示输入ui＝0的编码器状态转移集合；为前向递推值；为后向递推值；为传输比特ui的先验信息和信道信息；k、b为常数。

可选的，k＝1/16，b＝0.685。

可选的，所述第一预设位置集的计算单元为奇数位置的计算单元，所述第二预设位置集的计算单元为偶数位置的计算单元。

可选的，所述初始化各所述计算单元边界处的α值与β值、所述第一子译码器的先验信息及所述第二子译码器的先验信息包括：

所述第一子译码器与所述第二子译码器有n个计算单元，第一计算单元的α值对数初始化为[0,-∞,...,-∞]，第n计算单元的值对数初始化为[0,-∞,...,-∞]，第二计算单元到第n-1计算单元的对数初始化为[0,0,...,0]；所述第一子译码器及所述第二子译码器的先验信息初始化为0。

可选的，所述交换前半次外信息包括：

所述第一子译码器计算得到的第一外信息经过交织处理，作为所述第二子译码器的先验信息，所述第二子译码器计算得到的第二外信息经过交织处理，作为所述第一子译码器的先验信息。

可选的，所述预设比特长度为32比特。

可选的，所述预设迭代次数为6。

本发明实施例另一方面提供了一种turbo码的译码装置，包括：

分块模块，用于根据待译码的turbo码的比特流长度及预设比特长度，将所述turbo码均分为多块子turbo码；

计算单元分配模块，用于按照预设规则将各所述子turbo码分别分配到第一子译码器的计算单元与第二子译码器的计算单元，每个所述子turbo码分配一个第一子译码器的计算单元和一个第二子译码器的计算单元，所述第一子译码器与所述第二子译码器具有相同个数、相同命名规则的计算单元；

初始化模块，用于初始化各所述计算单元边界处的α值与β值、所述第一子译码器的先验信息及所述第二子译码器的先验信息；

迭代计算模块，用于在一次迭代计算时，前半次迭代中利用所述第一子译码器的第一预设位置集的计算单元与所述第二子译码器的第二预设位置集的计算单元并行计算相同比特的信息，交换前半次外信息；在后半次迭代利用所述第一子译码器的第二预设位置集的计算单元与所述第二子译码器的第一预设位置集的计算单元并行计算相同比特的信息，交换后半次外信息；所述第一预设位置集的计算单元与所述第二预设位置集的计算单元不重合，且构成译码器全部的计算单元；

输出模块，用于预设迭代次数计算完成后，输出所述turbo码的判决比特。

本发明实施例提供了一种turbo码的译码方法，将待译码的turbo均分为多块子turbo码，并按照预设规则分配到第一子译码器与第二子译码器的计算单元；初始化各计算单元边界处的α值与β值、第一子译码器的先验信息及第二子译码器的先验信息；在一次迭代计算时，前半次迭代中利用第一子译码器的第一预设位置集的计算单元与第二子译码器的第二预设位置集的计算单元并行计算，交换外信息；在后半次迭代利用第一子译码器的第二预设位置集的计算单元与第二子译码器的第一预设位置集的计算单元并行计算，交换外信息；预设迭代次数计算完成后，输出turbo码的判决比特。

本申请提供的技术方案优点在于，利用两个子译码器的计算单元交叉交替进行并行计算输入的待译码的turbo码的分段比特信息，经过多次迭代后，输出判决信息。通过并行计算各码流分块，不仅避免了耗费大量资源为每一比特进行配置计算资源，还大大的提高了译码的速率，易于实现，降低了计算复杂度，提高了误比特性能，还有利于降低译码延迟。

此外，本发明实施例还针对turbo码的译码方法提供了相应的实现装置，进一步使得所述方法更具有实用性，所述装置具有相应的优点。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种turbo码的译码方法的流程示意图；

图2为本发明实施例提供的种turbo码的译码方法的原理示意图；

图3为本发明实施例提供的一个示意性例子的结构框架图；

图4为本发明实施例提供的一个示意性例子的性能比较图；

图5为本发明实施例提供的turbo码的译码装置的一种具体实施方式结构图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象，而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。

本申请的发明人经过研究发现，turbo译码中计算主要体现在log-map算法中max*算子的计算，因此为了降低译码计算量，减少计算复杂度，需要对max*算子进行简化计算。现有技术中提出了多元输入max*算子的近似计算，避免了迭代运算。本申请在此基础上，提出了一种基于chebyshev不等式的等效log-map算法，不仅避免了迭代运算，还简化了计算，易于硬件实现。

此外，已有的turbo并行译码架构包括状态级并行、分段并行和分量码并行三种。状态级并行会提高译码的速率，但是会带来计算量的增加，而且是指数级增长。分段并行是常用的并行译码方式，其具体方法包括滑窗法以及其各种改进的滑窗法，该方法计算量不仅增加不大，而且易于硬件实现且译码性能与整块译码方式相近。但是这种方式的译码速率不高。为了满足更高的系统速率，一种全并行turbo译码架构，即每比特信息同时处理应用而生，该架构能够极大地提高turbo码译码速率和压缩译码时间，满足5g系统的低延时，高吞吐量的要求。

但是，分块译码架构和全并行译码架构均存在一定局限性。前者译码速率不高，且迭代次数较多；后者需要为每一比特配置计算资源，所耗费的资源较多，即对实现的硬件资源要求太多。综合考虑两种方案，本申请提出一种降低并行计算单元数量的架构-窗并行架构，并实现了对llr计算的简化，大大的提高了turbo码的译码的速率。

在介绍了本发明实施例的技术方案后，下面详细的说明本申请的各种非限制性实施方式。

首先参见图1，图1为本发明实施例提供的一种turbo码的译码方法的流程示意图，本发明实施例可包括以下内容：

s101：根据待译码的turbo码的比特流长度及预设比特长度，将turbo码均分为多块子turbo码。

待译码的turbo码的比特流长度为n比特，预设比特长度为l比特，那么可以分成n/l块，每块子turbo码的比特流长度相同，预设比特长度l可为32比特，当然，也可为其他长度，这均不影响本申请的实现。

s102：按照预设规则将各子turbo码分别分配到第一子译码器的计算单元与第二子译码器的计算单元。

每块子turbo码都需要配置一个计算单元，因此子译码器(包括第一子译码器与第二子译码器)有n/l个计算单元，每个计算单元完全一样，两个子译码器相同，且第一子译码器与第二子译码器具有相同个数、相同命名规则的计算单元。

每个子turbo码分配一个第一子译码器的计算单元和一个第二子译码器的计算单元，之后可将比特块按顺序分配给每个计算单元即可，例如第一块子turbo码为其配置第一子译码器的第一计算单元和第二子译码器的第一计算单元，依次类推，第n块子turbo码为其配置第一子译码器的第n计算单元和第二子译码器的第n计算单元。一个计算单元分配l＝32个比特，也就是对l＝32个比特的信息的计算。

s103：初始化各计算单元边界处的α值与β值、第一子译码器的先验信息及第二子译码器的先验信息。

第一子译码器与第二子译码器有n个计算单元，第一计算单元的α值对数初始化为[0,-∞,...,-∞]，第n计算单元的值对数初始化为[0,-∞,...,-∞]，第二计算单元到第n-1计算单元的对数初始化为[0,0,...,0]；第一子译码器及第二子译码器的先验信息初始化为0。

初始化计算单元边界处的α和β值，由于第一个计算单元的α边界值是α0(m′)，所以α值可对数初始化为[0,-∞,...,-∞]，而最后一个计算单元的β边界值为βn(m′)，所以β值可对数初始化为[0,-∞,...,-∞]，对于中间的计算单元由于前后状态未知，所以各种状态等概，因此对数初始化为[0,0,...,0]。初始化两个子译码器的先验信息和，因为刚开始无任何信息，所以比特0和1等概，因此可初始化为全0。

初始化边界处的α和β值，除了第一个计算单元的α值与最后一个计算单元的β值初始化为[0,-∞,...,-∞]，其他值均初始化为[0,0,...,0]。表达式可如下：

s104：在一次迭代计算时，前半次迭代中利用第一子译码器的第一预设位置集的计算单元与第二子译码器的第二预设位置集的计算单元并行计算相同比特的信息，交换前半次外信息；在后半次迭代利用第一子译码器的第二预设位置集的计算单元与第二子译码器的第一预设位置集的计算单元并行计算相同比特的信息，交换后半次外信息。

预设位置即为子译码器中每个计算单元的位置，预设位置集为包含多个计算单元的位置，第一预设位置集的计算单元与第二预设位置集的计算单元不重合，且构成译码器全部的计算单元，即第一预设位置集与第二预设位置集中的位置依次对应在子译码器(包括第一子译码器和第二子译码器)每个位置上，也就是说第一预设位置集中的每个位置的计算单元，与第二预设位置集中的每个位置的计算单元构成一个子译码器中的全部计算单元。

举例来说，第一子译码器具有n个计算单元，第1至第n个计算单元的位置依次为第一位置、第二位置，……，第n位置，第二译码器相同。第一预设位置集为(第一位置、第三位置、第五位置，……，第n位置，n为奇数)，第二预设位置集为(第二位置、第四位置、第六位置，……，第n-1位置)，即第一预设位置集的计算单元为奇数位置的计算单元，第二预设位置集的计算单元为偶数位置的计算单元，当然，第一预设位置集也可为位置，这均不影响本申请的实现。

在每次迭代过程中，第一子译码器与第二子译码器计算相同比特的信息，包括le1(ui)和llr(ui)的计算，即计算前向递推值、先验信息与信道信息、后向递推值、外信息及对数似然比信息。

需要说明的是，第一子译码器与第二子译码器输入比特信息必须是比特软信息，也就是比特的对数似然比信息(llr)，而非硬比特。

还需要说明的是，其中交换外信息，是按交织准则进行交换的，可以选择lte中的标准交织器作为交织方案。为了减小时延，硬件实现需要采用并行交织器，这样可以同时交换n/l/2个外信息。

s105：预设迭代次数计算完成后，输出turbo码的判决比特。

根据计算得到的前向递推值、后向递推值、先验信息与信道信息得到输出信息比特的对数似然比，将输出信息比特的对数似然比进行解交织，以得到turbo码的判决比特。

迭代次数t可以设置为6或者更多次，这均不影响本申请的实现。

在本发明实施例提供的技术方案中，利用两个子译码器的计算单元交叉交替进行并行计算输入的待译码的turbo码的分段比特信息，经过多次迭代后，输出判决信息。通过并行计算各码流分块，不仅避免了耗费大量资源为每一比特进行配置计算资源，还大大的提高了译码的速率，易于实现，降低了计算复杂度，提高了误比特性能，还有利于降低译码延迟。

turbo码的译码原理，请参阅图2所示，其中，是接收端接收到的数据，对应系统位数据，而和对应校验位数据。le1和le2是经过分量译码器计算得到的外信息，la1和la2是对应比特的先验信息。

整个译码流程如下：分量译码器1开始工作，第一次可以假设输入比特的先验信息la1相等(这里的信息均表示相应比特的对数似然比llr)，计算得到外信息le1之后交织得到la2，并输入到分量译码器2，然后分量译码器2开始工作，计算得到外信息le2之后交织得到la1，并输入到分量译码器1，如此迭代计算。当满足迭代次数或者某迭代准则之后则停止，然后输出信息比特的对数似然比(llr)，将llr解交织之后输出，再判决得到译码比特。

分量译码器中采用bcjr算法计算得到，这里直接给出最终的计算公式。每比特的对数似然比：

式中，y表示接收序列，ui表示第i位输入比特，m′表示编码器的当前状态，m表示输入ui后编码器的状态。s1表示输入ui＝1的编码器状态转移集合，s0表示输入ui＝0的编码器状态转移集合。表示输入的前i-1比特且编码器状态为m′的概率值，称为前向递推值；表示编码器状态为m输且输入i+1到最后一个比特的概率值，称为后向递推值；γi(m′,m)表示的是传输比特ui的先验信息和信道信息。若编码初始状态为全0，编完码之后状态也为全0，那么

为了降低计算量，将上式转化在对数域中计算，得到：

式中，为方便表述，引入jacobi对数函数，即max*算子：

因此，

在log-map算法中，在进行上述对数域的llr的计算时，涉及多元max*算子的计算，例如当采用约束为3的编码器时，进行llr计算时n为8，所以需要进行7次迭代的二元max*(x,y)计算：

max*(x,y)＝ln(exp(x)+exp(y))；

这个步骤不仅耗时，并且计算量较大。而现有技术在计算llr时，不需要进行迭代计算，即利用下式进行计算：

式中，x1和x2表示{x1,...,x8}中最大值与次大值。但是这种方案仍旧涉及对数计算，不易硬件实现。

鉴于此，本申请可采用线性法对此进行优化，线性方法max*算子中k和b参数可以通过matlab仿真获得较优的参数值。随机选取k和b值，然后可以随机产生10000组数，然后分别用线性法和max*法进行计算，得到计算平均误差并记录，分别更换k和b值，k:＝k+0.01，b:＝b+0.01，如此循环1000次，然后选取误差最小的k和b值。

经过多次试验，在计算对数似然比时，可采用下述改进的方式进行，即：

max*(x1,...,xn)≈ln(16/9)+xmax-k(xmax-xmin)+b；

其中，xmax和xmin为x1,...,xn中最大值与次大值，ui表示第i位输入比特，m′表示编码器的当前状态，m表示输入ui后编码器的状态；s1表示输入ui＝1的编码器状态转移集合，s0表示输入ui＝0的编码器状态转移集合；为前向递推值；为后向递推值；为传输比特ui的先验信息和信道信息；k、b为常数。

在一种具体的实施方式下，k＝1/16，b＝0.685。当然，也可为其他数值，这均不影响本申请的实现，例如k＝1/18，b＝0.8。

为了本领域技术人员更加清楚本申请提供的技术方案，以图3中的示意性例子为例，具体可为：

如图3所示，待译码的turbo码按照固定长度(l＝32)分为m块，为每个子turbo码配置计算单元，即子译码器1和子译码器2中的计算单元各有m个，每一个wi都是一个计算单元，负责固定长度(l＝32)的比特信息处理。其中黑色粗线表示的计算单元在前半次迭代中计算，黑色细线表示的计算单元在后半次迭代中计算。

在一次迭代过程中，子译码器1和子译码器2的计算过程如下：

在前半次迭代计算时，利用第一子译码器(图中的子译码器1)的第一预设位置集合对应的计算单元(图中所示的为奇数位置的计算单元)进行比特的信息计算，利用第二子译码器(图中的子译码器2)的第二预设位置集合对应的计算单元(图中所示的为偶数位置的计算单元)进行相同比特的信息计算，第一预设位置集合对应的计算单元与第二预设位置集合对应的计算单元不重合，且构成译码器全部的计算单元；

第一子译码器计算得到的第一外信息经过交织器进行交织处理，作为第二子译码器的先验信息，第二子译码器计算得到的第二外信息经过交织处理，作为第一子译码器的先验信息；

在后半次迭代计算时，利用第一子译码器的第二预设位置集合对应的计算单元进行比特的信息计算，利用第二子译码器的第一预设位置集合对应的计算单元进行相同比特的信息计算，第一子译码器计算得到的第三外信息经过交织器进行交织处理，作为第二子译码器的先验信息，第二子译码器计算得到的第四外信息经过交织处理，作为第一子译码器的先验信息；

每个计算单元计算的内容相同，计算的内容可包括：

le1(ui)＝llr(ui)-la1(ui)-ln(p(yi|ui))；

其中，对数似然比的计算公式可为：

max*(x1,...,xn)≈ln(16/9)+xmax-1/16(xmax-xmin)+0.685；

其中，xmax和xmin为x1,...,xn中最大值与次大值，ui表示第i位输入比特，m′表示编码器的当前状态，m表示输入ui后编码器的状态；s1表示输入ui＝1的编码器状态转移集合，s0表示输入ui＝0的编码器状态转移集合；为前向递推值；为后向递推值；为传输比特ui的先验信息和信道信息；le1第一子译码器计算得到的外信息，la1为对应比特的先验信息；p(ui)表示比特ui的先验概率，p(yi|ui)表示发送ui，接收为yi的概率，是信道信息。高斯信道下，计算公式可为：

式中，和表示系统位以及校验位对应的发射信号。

经过t次迭代之后，输出信息比特的对数似然比(llr)，将llr解交织之后输出，再判决得到译码比特。

为了验证本申请提供的技术方案具有好的译码性能，请参阅图4，图4为本申请提供的译码架构与现有技术中的全并行架构下的译码性能的比较，由图中所示可知，本申请所提供的技术方案的译码误比特性能要比全并行架构的译码误比特性能高0.2db。

通过并行计算各码流分块，不仅避免了耗费大量资源为每一比特进行配置计算资源，还大大的提高了译码的速率，易于实现，降低了计算复杂度，提高了误比特性能，还有利于降低译码延迟。

本发明实施例还针对turbo码的译码方法提供了相应的实现装置，进一步使得方法更具有实用性。下面对本发明实施例提供的turbo码的译码装置进行介绍，下文描述的turbo码的译码装置与上文描述的turbo码的译码方法可相互对应参照。

参见图5，图5为本发明实施例提供的turbo码的译码装置在一种具体实施方式下的结构图，该装置可包括：

分块模块501，用于根据待译码的turbo码的比特流长度及预设比特长度，将turbo码均分为多块子turbo码。

计算单元分配模块502，用于按照预设规则将各子turbo码分别分配到第一子译码器的计算单元与第二子译码器的计算单元，每个子turbo码分配一个第一子译码器的计算单元和一个第二子译码器的计算单元，第一子译码器与第二子译码器具有相同个数、相同命名规则的计算单元。

初始化模块503，用于初始化各计算单元边界处的α值与β值、第一子译码器的先验信息及第二子译码器的先验信息。

迭代计算模块504，用于在一次迭代计算时，前半次迭代中利用第一子译码器的第一预设位置集的计算单元与第二子译码器的第二预设位置集的计算单元并行计算相同比特的信息，交换前半次外信息；在后半次迭代利用第一子译码器的第二预设位置集的计算单元与第二子译码器的第一预设位置集的计算单元并行计算相同比特的信息，交换后半次外信息；第一预设位置集的计算单元与第二预设位置集的计算单元不重合，且构成译码器全部的计算单元；

输出模块505，用于预设迭代次数计算完成后，输出turbo码的判决比特。

可选的，在本实施例的一些实施方式中，输出模块505还可以包括：

计算单元，用于根据计算得到的前向递推值、后向递推值、先验信息与信道信息得到输出信息比特的对数似然比，将输出信息比特的对数似然比进行解交织，以得到turbo码的判决比特。

在本实施例一些具体实施方式下，计算单元可为利用下述公式计算对数似然比的单元，其中，

max*(x1,...,xn)≈ln(16/9)+xmax-k(xmax-xmin)+b；

其中，xmax和xmin为x1,...,xn中最大值与次大值，ui表示第i位输入比特，m′表示编码器的当前状态，m表示输入ui后编码器的状态；s1表示输入ui＝1的编码器状态转移集合，s0表示输入ui＝0的编码器状态转移集合；为前向递推值；为后向递推值；为传输比特ui的先验信息和信道信息；k、b为常数。

可选的，在本实施例的另一些实施方式中，迭代计算模块504为第一预设位置集的计算单元为奇数位置的计算单元，第二预设位置集的计算单元为偶数位置的计算单元的模块。

还可为第一子译码器计算得到的第一外信息经过交织处理，作为第二子译码器的先验信息，第二子译码器计算得到的第二外信息经过交织处理，作为第一子译码器的先验信息的模块。

初始化模块503还可为第一子译码器与第二子译码器有n个计算单元，第一计算单元的α值对数初始化为[0,-∞,...,-∞]，第n计算单元的值对数初始化为[0,-∞,...,-∞]，第二计算单元到第n-1计算单元的对数初始化为[0,0,...,0]；第一子译码器及第二子译码器的先验信息初始化为0的模块。

本发明实施例turbo码的译码装置的各功能模块的功能可根据上述方法实施例中的方法具体实现，其具体实现过程可以参照上述方法实施例的相关描述，此处不再赘述。

由上可知，本发明实施例利用两个子译码器的计算单元交叉交替进行并行计算输入的待译码的turbo码的分段比特信息，经过多次迭代后，输出判决信息。通过并行计算各码流分块，不仅避免了耗费大量资源为每一比特进行配置计算资源，还大大的提高了译码的速率，易于实现，降低了计算复杂度，提高了误比特性能，还有利于降低译码延迟。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。

以上对本发明所提供的一种turbo码的译码方法以及装置进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。