采用有源泄放技术的PMOS管驱动电路及其设计方法与流程

本发明属于开关电源技术领域，具体涉及一种采用有源泄放技术的pmos管驱动电路及其设计方法。

背景技术：

随着电子市场的迅速发展，对开关电源的需求越来越大，同时对开关电源性能的要求也越来越高。全控型功率晶体管是开关电源的核心部分之一，其运行状态及安全性直接影响开关变换器性能的优劣。全控型功率晶体管可分为巨型晶体管(gtr)、绝缘栅双极型晶体管(igbt)、功率场效应晶体管(vdmos)、门极关断晶闸管(gto)。由于功率mos晶体管是全控型器件中频带最宽的一种，因此，在高频化进程中倍受重视，并且由于功率mos晶体管具有短沟道、高阻漂移区和垂直导电等特点，大幅度提高了其耐压和载流能力，因此，在开关变换领域得到广泛应用。

驱动电路是主电路与控制电路之间的接口，驱动电路主要用以改善器件的静态特性和动态特性，驱动电路应保证功率器件完全导通与可靠关断以减小器件的开通与关断损耗，作为功率开关希望缩短开关时间，减小功率损耗。由于功率mos开关管是一种多数载流子导电的单极型电压控制器件，具有开关速度快、高频性能好、输入阻抗高、驱动功率小和无二次击穿问题等显著优点，因此，功率mos晶体管作为开关器件更具有优势。

按导电载流子的类型可将功率mos器件分为nmos器件和pmos器件，nmos管中的多数载流子为电子，pmos管中的多数载流子为空穴，由于电子的迁移率比空穴的迁移率大，所以，在几何尺寸和工作电压绝对值相等的情况下，nmos管的跨导大、速度快、电流大。因此，nmos管比pmos管应用范围更广，开关电源中的开关器件一般都采用nmos管作为开关管。但是，nmos管导通条件为栅源电压至少应大于其阈值电压，这使得当源极接输入最高电平时，使用nmos管就需要在栅极上产生一个比输入更高的电平，这就需要采用自举电路、隔离驱动电路或集成式驱动电路，但由于其存在体积大，电路结构复杂等缺点，不具有实用价值。

解决这个问题最恰当的方法就是使用pmos管作为开关管，当源极接输入最高电平时，只需将栅极电平拉低，pmos管就可以导通。但是，由于功率mos晶体管的栅源、栅漏和源漏中均存在寄生电容，其充放电的时间不仅延迟了mos晶体管的开通与关断时间，而且增加了电路的功率损耗。因此，为使pmos管在开关电路中可快速的开通与关断，不仅需要在栅极与源极之间施加负脉冲信号，同时需要在pmos管栅极注入和抽取足够多的电荷，pmos管在开关电路中才能快速导通与关断，pmos管中寄生电容两端电压才能在尽可能短的时间内快速上升和下降到所需的电压值，从而减小pmos管的开关损耗，提高开关效率。

在专利申请号为“201010509695.8”的中国专利公开文献中，公开了一种pmos管驱动电路及其驱动方法，在pmos管导通时并接电容c2进行充电以存储电荷，在pmos管关断时并接电容c2释放电荷，迫使npn型三极管q1导通，抽取pmos管栅极电荷使其快速关断，以此提高了pmos管的关断速度。但是，该电路中电阻r2与r3的取值非常困难，首先，电阻r2、r3必须满足一定的分压比以确保电阻r3两端电压大于pmos管的阈值电压，同时电阻r2两端的电压决定并接电容c2充电至稳态时的电压值，该电压在pmos管关断时必须可使npn型三极管q1饱和导通。其次，电阻r2、r3如果取值较小可以提高pmos管栅源寄生电容的充电时间，以提高开关电路的效率，但是同时会增大pmos管导通期间流过电阻r3、d1的电流，从而增大电路的开关损耗。

在专利申请号为“200810240744.5”的中国专利公开文献中，公开了一种buck调整器中p沟道mosfet的驱动电路，其驱动电路包括上管q1驱动与下管q2驱动，当上管q1导通期间，控制下管q2截止以使npn型三极管vt1导通，为电容c1提供较大的充电电流，迫使下管q1快速导通；在上管q1关断期间，控制下管q2导通以使npn型三极管vt1截止，上管q1可靠关断。但是，该驱动电路在q1管关断期间，栅源寄生电容须经电阻r1进行放电，放电速度较慢，并且该驱动电路需控制q1管与q2管交替导通，需要合理设置两路驱动信号，电路结构复杂。

技术实现要素：

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种结构简单、设计新颖合理、实现方便且成本低、工作效率高、开关损耗小、工作可靠性高、实用性强的采用有源泄放技术的pmos管驱动电路。

为解决上述技术问题，本发明采用的技术方案是：一种采用有源泄放技术的pmos管驱动电路，其特征在于：包括npn型三极管q2、nmos管q3、肖特基二极管d2、电容c2、电阻r1、电阻r2、电阻r3和电阻r4，所述nmos管q3的栅极与电阻r3的一端连接，所述电阻r3的另一端为外部pwm驱动信号的输入端，所述nmos管q3的源极接地，所述nmos管q3的漏极与电阻r2的一端连接；所述npn型三极管q2的基极通过电容c2与所述nmos管q3的漏极连接，所述npn型三极管q2的集电极与外部电源的正极输出端和待驱动的pmos管的源极连接，所述npn型三极管q2的发射极与电阻r2的另一端和待驱动的pmos管的栅极连接；所述电阻r1并接在所述npn型三极管q2的集电极与发射极之间，所述电阻r4并接在所述nmos管q3的栅极与源极之间；所述肖特基二极管d2的阳极与所述npn型三极管q2的发射极连接，所述肖特基二极管d2的阴极与所述npn型三极管q2的基极连接。

上述的采用有源泄放技术的pmos管驱动电路，其特征在于：还包括稳压二极管d1，所述稳压二极管d1的阳极与所述nmos管q3的漏极连接，所述稳压二极管d1的阴极与所述npn型三极管q2的发射极连接。

上述的采用有源泄放技术的pmos管驱动电路，其特征在于：所述npn型三极管q2的型号为ztx651。

上述的采用有源泄放技术的pmos管驱动电路，其特征在于：所述nmos管q3的型号为irf510。

上述的采用有源泄放技术的pmos管驱动电路，其特征在于：所述肖特基二极管d2的型号为ss14。

本发明还提供了一种方法步骤简单、实现方便、提高了电路的工作效率、减小了电路的开关损耗的采用有源泄放技术的pmos管驱动电路的设计方法，其特征在于，该方法包括以下步骤：

步骤一、选取合适型号的npn型三极管q2、nmos管q3和肖特基二极管d2，具体过程如下：

步骤101、选取放大倍数大于100的型号的npn型三极管作为npn型三极管q2；

步骤102、选取电流小于10a，且漏源击穿电压小于等于100v的型号的nmos管作为nmos管q3；

步骤103、选取额定电流小于0.5a，且反向恢复时间小于30ns的型号的肖特基二极管作为肖特基二极管d2；

步骤二、选取合适参数的电阻r1、电阻r2、电阻r3和电阻r4，具体过程如下：

步骤201、在1kω～10kω之间选取电阻r1和电阻r2的阻值；

步骤202、根据公式选取电阻r3的阻值，其中，vcc为待驱动的pmos管所在开关电源电路中pwm控制芯片的供电电压，imax为待驱动的pmos管所在开关电源电路中pwm控制芯片的峰值电流，t为nmos管q3的开关延迟时间，c为nmos管q3栅极与源极间的寄生电容；

步骤203、根据公式r4＝100r3选取电阻r4的阻值；

步骤三、选取合适参数的电容c2，具体过程如下：

步骤301、根据公式计算npn型三极管q2饱和导通时的集电极电流ic(q2)，其中，β(q2)为npn型三极管q2的放大倍数，vc2为pmos管q1导通时电容c2充电的稳态值且vc2＝vd1-vd2，vd1为稳压二极管d1的稳压值，vd2为肖特基二极管d2两端的电压；

步骤302、根据公式计算从nmos管q3开始截止到待驱动的pmos管栅极与源极间的寄生电容c1放电到两端电压等于零所需的时间toff1，其中，vi为待驱动的pmos管所在开关电源电路的输入电压；

步骤303、根据公式选取电容c2的容值；

步骤四、连接npn型三极管q2、nmos管q3、肖特基二极管d2、电容c2、电阻r1、电阻r2、电阻r3和电阻r4，组成pmos管快速开关驱动电路；具体过程如下：

步骤401、将nmos管q3的栅极与电阻r3的一端连接，将电阻r3的另一端引出导线作为外部pwm驱动信号的输入端，将nmos管q3的源极接地，将nmos管q3的漏极与电阻r2的一端连接；

步骤402、将npn型三极管q2的基极与电容c2的一端连接，将电容c2的另一端与nmos管q3的漏极连接，将npn型三极管q2的集电极与外部电源的正极输出端和待驱动的pmos管的源极连接，将npn型三极管q2的发射极与电阻r2的另一端和待驱动的pmos管的栅极连接；

步骤403、将电阻r1的一端与npn型三极管q2的集电极连接，将电阻r1的另一端与npn型三极管q2的发射极连接，将电阻r4的一端与nmos管q3的栅极连接，将电阻r4的另一端与nmos管q3的源极连接；

步骤404、将肖特基二极管d2的阳极与npn型三极管q2的发射极连接，将肖特基二极管d2的阴极与npn型三极管q2的基极连接；

步骤405、将稳压二极管d1的阳极与nmos管q3的漏极连接，将稳压二极管d1的阴极与npn型三极管q2的发射极连接。

上述的方法，其特征在于：步骤302中所述待驱动的pmos管栅极与源极间的寄生电容c1的取值为1000pf～2000pf。

本发明与现有技术相比具有以下优点：

1、本发明的采用有源泄放技术的pmos管驱动电路，电路结构简单，设计新颖合理，实现方便且成本低，实用性强。

2、本发明的采用有源泄放技术的pmos管驱动电路，通过稳压二极管d1的引入，改变了电路工作状态，能够使得电阻r1和电阻r2的取值不受限制，且确保了pmos管q1导通期间电容c2存储恒定的能量，以防止npn型三极管q2误导通的现象。

3、本发明的采用有源泄放技术的pmos管驱动电路的设计方法，方法步骤简单，只需着重选取电容c2的大小，电阻r1与电阻r2的取值不受限制，电阻r3与电阻r4的取值简单，实现方便，并且能够有效保证pmos管快速开通与关断，提高了电路的工作效率，减小了电路的开关损耗。

4、本发明的采用有源泄放技术的pmos管驱动电路，控制方便，安全可靠，有效地解决了pmos管无法快速开通与关断的难题，使得现有外部pwm控制器工作在高频率时，pmos管能够有效可靠的工作。

综上所述，本发明的电路结构简单，实现方便且成本低，设计方法步骤简单，能够有效保证pmos管快速导通与关断，电路工作效果高，工作可靠性高，实用性强，市场前景广阔。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明采用有源泄放技术的pmos管驱动电路的电路原理图。

图2为本发明采用有源泄放技术的pmos管驱动电路的设计方法的方法流程框图。

图3为本发明采用有源泄放技术的pmos管驱动电路的应用实例图。

图4a为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1导通时用示波器测试栅极与源极间电压的测试波形图。

图4b为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1关断时用示波器测试栅极与源极间电压的测试波形图。

图4c为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1导通时用示波器测试栅极与漏极间电压的测试波形图。

图4d为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1关断时用示波器测试栅极与漏极间电压的测试波形图。

具体实施方式

如图1所示，本发明的采用有源泄放技术的pmos管驱动电路，包括npn型三极管q2、nmos管q3、肖特基二极管d2、电容c2、电阻r1、电阻r2、电阻r3和电阻r4，所述nmos管q3的栅极与电阻r3的一端连接，所述电阻r3的另一端为外部pwm驱动信号的输入端，所述nmos管q3的源极接地，所述nmos管q3的漏极与电阻r2的一端连接；所述npn型三极管q2的基极通过电容c2与所述nmos管q3的漏极连接，所述npn型三极管q2的集电极与外部电源的正极输出端和待驱动的pmos管的源极连接，所述npn型三极管q2的发射极与电阻r2的另一端和待驱动的pmos管的栅极连接；所述电阻r1并接在所述npn型三极管q2的集电极与发射极之间，所述电阻r4并接在所述nmos管q3的栅极与源极之间；所述肖特基二极管d2的阳极与所述npn型三极管q2的发射极连接，所述肖特基二极管d2的阴极与所述npn型三极管q2的基极连接。

具体实施时，待驱动的pmos管的漏极为电压输出端vout。

本实施例中，如图1所示，所述待驱动的pmos管为pmos管q1。图1中的c1为pmos管q1栅极与源极间的寄生电容。

本实施例中，如图1所示，所述pmos管快速开关驱动电路还包括稳压二极管d1，所述稳压二极管d1的阳极与所述nmos管q3的漏极连接，所述稳压二极管d1的阴极与所述npn型三极管q2的发射极连接。稳压二极管d1能够在pmos管q1开通时为其内部寄生电容c1的充电提供大注入电流，提高了pmos管q1的导通效率，降低了pmos管q1的导通损耗；而且，所述驱动电路中引入稳压二极管d1，能够使得电阻r1和电阻r2的取值不受限制，且确保了pmos管q1导通期间电容c2存储恒定的能量，以防止npn型三极管q2误导通的现象。

本实施例中，所述npn型三极管q2的型号为ztx651。

本实施例中，所述nmos管q3的型号为irf510。由于nmos管是一种依靠多数载流子导电的单极型电压控制器件，具有开关速度快的优点，因此，在所述驱动电路中选取低电压、小电流的nmos管q3，减小了对pmos管q1开关速度的影响。

本实施例中，所述肖特基二极管d2的型号为ss14。

本发明的采用有源泄放技术的pmos管驱动电路的工作原理为：当外部pwm驱动信号输出高电平时，nmos管q3饱和导通，输入电压不仅经寄生电容c1、电阻r2与nmos管q3支路为寄生电容c1进行充电，同时经寄生电容c1、肖特基二极管d2、电容c2与nmos管q3支路为寄生电容c1快速充电。在寄生电容c1充电支路中，由于电阻r1阻值较大，对寄生电容c1充电支路分流作用较小，寄生电容c1充电较快，同时寄生电容c1、肖特基二极管d2、电容c2与nmos管q3支路也对电容c2进行充电。因此，寄生电容c1与电容c2两端电压上升，nmos管q3漏源电压下降；当电容c2上升至其两端电压与肖特基二极管d2正向导通电压之和等于稳压二极管d1的稳压值时，电容c2两端电压恒定不变，稳压二极管d1反向击穿，此时，输入电压仅经寄生电容c1、稳压二极管d1与nmos管q3支路为寄生电容c1快速充电，寄生电容c1两端电压快速上升，nmos管q3漏源电压继续下降，直至va≤vc1-vth(va为nmos管q3源极与漏极之间的电压；vc1为寄生电容c1两端电压；vth为nmos管q3的阈值电压)时，nmos管q3线性导通，当寄生电容c1充电至两端电压等于vi-vd1(vi为待驱动的pmos管所在开关电源电路的输入电压，vd1为稳压二极管d1的稳压值)时，pmos管q1完全导通；当外部pwm驱动信号输出低电平时，nmos管q3截止，并接电容c2放电，为npn型三极管q2提供基极驱动电流，npn型三极管q2饱和导通，同时将电阻r1短路，寄生电容c1快速放电，使得pmos管q1快速截止。其中，稳压二极管d1的作用除了在pmos管q1导通期间为寄生电容c1注入电荷使其快速导通，使电阻r1与电阻r2的取值不受限制外；还确保了pmos管q1导通期间电容c2存储恒定的能量，以防止npn型三极管q2误导通的现象。

如图2所示，本发明的采用有源泄放技术的pmos管驱动电路的设计方法，包括以下步骤：

步骤一、选取合适型号的npn型三极管q2、nmos管q3和肖特基二极管d2，具体过程如下：

步骤101、选取放大倍数大于100的型号的npn型三极管作为npn型三极管q2；这样只需很小的基极电流，就能够提高pmos管q1关断时其内部寄生电容c1的放电速度；本实施例中，所述npn型三极管q2的型号为ztx651；

步骤102、选取电流小于10a，且漏源击穿电压小于等于100v的型号的nmos管作为nmos管q3；本实施例中，所述nmos管q3的型号为irf510；

步骤103、选取额定电流小于0.5a，且反向恢复时间小于30ns的型号的肖特基二极管作为肖特基二极管d2；本实施例中，所述肖特基二极管d2的型号为ss14；

步骤二、选取合适参数的电阻r1、电阻r2、电阻r3和电阻r4，具体过程如下：

步骤201、在1kω～10kω之间选取电阻r1和电阻r2的阻值；本实施例中，选取电阻r1和电阻r2的阻值均为1kω；

步骤202、根据公式选取电阻r3的阻值，其中，vcc为待驱动的pmos管所在开关电源电路中pwm控制芯片的供电电压，imax为待驱动的pmos管所在开关电源电路中pwm控制芯片的峰值电流，t为nmos管q3的开关延迟时间，c为nmos管q3栅极与源极间的寄生电容；本实施例中，vcc＝15v，imax＝1a，t＝50ns，c＝125pf，根据公式计算得到15ω＜r3＜400ω，因此选取电阻r3的阻值为100ω；

步骤203、根据公式r4＝100r3选取电阻r4的阻值；电阻r4的作用为防止干扰信号使nmos管q3误导通，本实施例中，选取电阻r4的阻值为10kω；

步骤三、选取合适参数的电容c2，具体过程如下：

步骤301、根据公式计算npn型三极管q2饱和导通时的集电极电流ic(q2)，其中，β(q2)为npn型三极管q2的放大倍数，vc2为pmos管q1导通时电容c2充电的稳态值且vc2＝vd1-vd2，vd1为稳压二极管d1的稳压值，vd2为肖特基二极管d2两端的电压；本实施例中，β(q2)＝100，vd1＝3.6v，vd2＝0.7v，根据公式vc2＝vd1-vd2计算得到vc2＝2.9v，根据公式计算得到ic(q2)＝0.29a；

步骤302、根据公式计算从nmos管q3开始截止到待驱动的pmos管栅极与源极间的寄生电容c1放电到两端电压等于零所需的时间toff1，其中，vi为待驱动的pmos管所在开关电源电路的输入电压；本实施例中，vi＝15v，vd1＝3.6v，c1＝1050pf，ic(q2)＝0.29a，根据公式计算得到toff1＝41ns；

步骤303、根据公式选取电容c2的容值；本实施例中，toff1＝41ns，r2＝1kω，根据公式计算得到41pf＜c2＜1050pf，因此，选取电容c2的容值为1000pf；

步骤四、连接npn型三极管q2、nmos管q3、肖特基二极管d2、电容c2、电阻r1、电阻r2、电阻r3和电阻r4，组成pmos管快速开关驱动电路；具体过程如下：

步骤401、将nmos管q3的栅极与电阻r3的一端连接，将电阻r3的另一端引出导线作为外部pwm驱动信号的输入端，将nmos管q3的源极接地，将nmos管q3的漏极与电阻r2的一端连接；

步骤402、将npn型三极管q2的基极与电容c2的一端连接，将电容c2的另一端与nmos管q3的漏极连接，将npn型三极管q2的集电极与外部电源的正极输出端和待驱动的pmos管的源极连接，将npn型三极管q2的发射极与电阻r2的另一端和待驱动的pmos管的栅极连接；

步骤403、将电阻r1的一端与npn型三极管q2的集电极连接，将电阻r1的另一端与npn型三极管q2的发射极连接，将电阻r4的一端与nmos管q3的栅极连接，将电阻r4的另一端与nmos管q3的源极连接；

步骤404、将肖特基二极管d2的阳极与npn型三极管q2的发射极连接，将肖特基二极管d2的阴极与npn型三极管q2的基极连接；

步骤405、将稳压二极管d1的阳极与nmos管q3的漏极连接，将稳压二极管d1的阴极与npn型三极管q2的发射极连接。

本实施例中，步骤302中所述待驱动的pmos管栅极与源极间的寄生电容c1的取值为1000pf～2000pf。优选地，步骤302中所述待驱动的pmos管栅极与源极间的寄生电容c1的取值为1050pf。

根据公式计算在pmos管q1导通期间流过稳压二极管d1的电流值id1，其中，p为稳压二极管d1正常工作时的额定功率，vd1为稳压二极管d1的稳压值；本实施例中，p＝0.5w，vd1＝3.6v，根据公式并四舍五入计算得到id1＝0.14a；

根据公式计算从nmos管q3开始导通到寄生电容c1充电到电压值等于vi-vd1所需的时间ton1，其中，vi为待驱动的pmos管所在开关电源电路的输入电压，c1为待驱动的pmos管栅极与源极间的寄生电容；本实施例中，vi＝15v，vd1＝3.6v，c1＝1050pf，id1＝0.14a，根据公式并四舍五入计算得到ton1＝86ns；因此，该电路导通时间为86ns。

根据以上计算，toff1＝41ns，ton1＝86ns，可见，pmos管能够实现快速开通与关断。

例如，如图3所示，将本发明的采用有源泄放技术的pmos管驱动电路应用在buck开关变换器中，buck开关变换器包括pmos管q1、电感l、开关二极管d3和电容c3，所述电感l的一端和开关二极管d3的阴极均与pmos管q1的漏极连接，所述电感l的另一端为buck开关变换器的输出端且与电容c3的一端连接，所述开关二极管d3的阳极和电容c3的另一端均接地。

该buck开关变换器的工作原理为：在pmos管q1导通期间，开关二极管d3因承受反向电压而截止，外部电源通过电感l向负载提供能量，同时给电感l储能；在pmos管q1关断期间，开关二极管d3导通续流，电感l给负载和电容c3供能，以维持输出电压稳定。

图4a为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1导通时用示波器测试栅极与源极间电压的测试波形图，其中，纵坐标每一小格表示2v电压；图4b为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1关断时用示波器测试栅极与源极间电压的测试波形图，其中，纵坐标每一小格表示2v电压；图4c为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1导通时用示波器测试栅极与漏极间电压的测试波形图，其中，纵坐标每一小格表示5v电压；图4d为本发明采用有源泄放技术的pmos管驱动电路驱动pmos管q1关断时用示波器测试栅极与漏极间电压的测试波形图，其中，纵坐标每一小格表示5v电压；图4a～图4d中，横坐标表示pmos管q1在开通和关断瞬间信号上升沿和下降沿的时间，纵综上所述，本发明的采用有源泄放技术的pmos管驱动电路，使用了稳压二极管和有源泄放回路对pmos管进行开关控制，改善了pmos坐标表示电压幅度；测试的输入条件为：输入电压15v、开关工作频率100khz。由图4a～图4d可以看出，本发明在电路开关工作频率为100khz时，pmos管q1的开通和关断时间均小于100ns。

综上所述，本发明pmos管驱动电路使用了稳压二极管和有源泄放回路对pmos管进行开关控制，改善了pmos管作为开关管的动态特性，提高了pmos管的开关工作效率。通过二极管和三极管导通时的大电流特性，注入和抽取pmos管栅源寄生电容中的电荷，使得pmos管栅源寄生电容快速充电与放电，提高了pmos管的开关效率，降低了pmos管的开关损耗，同时，降低了pmos管驱动电路的控制复杂性。

以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制，凡是根据本发明技术实质对以上实施例所作的任何简单修改、变更以及等效结构变化，均仍属于本发明技术方案的保护范围内。