一种应用于AIC结构信号恢复的改进OMP算法的电路系统的制作方法

本发明属于信号处理领域，尤其涉及一种应用于AIC结构信号恢复的改进 OMP算法的电路系统。

背景技术：

传统的山农采样定理在对一个信号进行采样时，规定必须以大于信号带宽 两倍的频率(奈奎斯特频率)进行采样以避免信息的丢失。该理论应用于信号获 取、处理、存储和传输的各个阶段。近年来，压缩感知(CS)理论的提出突破了 传统采样定理对具有稀疏表示信号采集的限制。CS理论主要以来信号的稀疏性 以及可以用某一合适的转换基稀疏表示。稀疏性表示一个连续的时域信号的信息 量远小于它的带宽，或者说离散的时域信号的自由度远小于信号的有限长度。信 号的稀疏性一经发现广泛应用于生物、医学图像、雷达信号等领域。基于CS理 论所提出的模拟信息转换器(AIC)，可以代替传统的ADC，以较低的速率对高速 模拟信号进行采样，获取所需的信息，并采用OMP算法进行重构恢复原始信号从 此有效解决了传统采样理论遇到的瓶颈。

相关的理论描述如下：

1、压缩感知理论

压缩感知理论依赖于信号的稀疏性和合适转换域的最优表示(如，傅里叶 基和小波基)。我们针对AIC结构的信号重构，因此在此我们考虑普遍应用的 N×N的傅里叶基矩阵Ψ＝[ψ1,ψ2,...ψN]，它的列向量如下{ψi}，模拟信号x可 以表示为：

x＝Ψa

其中a是权重系数N×1的列向量。信号是K稀疏的所以最多包涵K个非零 的系数。AIC结构将压缩和采样进行结合，通过映射形成测量矩阵

y＝Ωx＝ΩΨa

其中Φ＝ΩΨ＝{φ1,φ2,...φN}是M×N的测量矩阵。因此N维的输入信号x 通过M×N的测量矩阵Φ的线性转换y＝Φa得到了M维的测量值y。

2、基于压缩感知理论的AIC结构

基于CS理论的AIC采样结构能够直接以低于奈奎斯特采样率的频率值采样 模拟信号并获得离散的观测点。图1中展示了一个完整的AIC结构。在此结构中 输入信号被一个组成数据为+1和-1的伪随机PN序列pc(t)进行调制。PN序列的 数据转换频率应该高于奈奎斯特频率，因此输入信号的频谱分量能被随机的调制 到整个奈奎斯特空间并保证了整个空间都带有原始信号X的信息。然后用模拟低 通滤波器h(t)将低频段的信号滤出，最后用到低速的ADC去采样并得到离散的 测量值。这时候的低速ADC的频率保证是低通滤波器的奈奎斯特采样率即可满足 要求。得到最终的低速采样点y[m]，表达式为：

其中，x(τ)表示输入的模拟信号，pc(t)表示随机序列，上述公式表示 输入信号x(τ)与随机序列pc(t)进行混频后经过模拟低通滤波器，在时域上表示 为x(τ)pc(t)与h(t)卷积，其可以表示为上述公式的积分形式。然后将稀疏信号 表达式x＝Ψa代入上面公式中得到：

利用上式与CS理论表达式进行比较分离出测量矩阵

其中，θm，n∈Φ。

但是，目前AIC结构采用OMP算法进行重构恢复原始信号，存在算法的迭代 次数多，算法的信号恢复时间长，电路运算速度低和恢复信噪比低的问题。

技术实现要素：

本发明的目的是设计一种应用于AIC结构信号恢复的改进OMP算法的电路 系统，能够降低算法的迭代次数，降低算法的信号恢复时间，有更高的电路运算 速度和更高的恢复信噪比。

本发明是采用以下技术方案实现的：

一种应用于AIC结构信号恢复的改进OMP算法的电路系统，包括：并列复 数乘法单元、矩阵求逆单元、信号估计和残差计算单元和控制单元以及RAM， 测量矩阵C和测量向量y预先前分别存进RAM中，其中，

并列复数乘法单元，将AIC结构采样得到的n*1的测量向量y[n]和m*n的 测量矩阵Φ作为输入，m表示测量向量的大小，n表示原始信号x的长度，具体 为：将测量矩阵Φ中的每一列和测量值y[n]进行内积运算，并通过比较电路找 到最大的两个内积值，其所对应的两个列向量即为最相关的两列；在每一次迭代 的第一个周期计算矩阵的第一列和测量数据的乘积，第二个周期将所得到的乘积 进行求和，同时求矩阵的第二列与测量数y的乘积，第三个周期进行平方和计算， 并且求矩阵的第三列与测量数的乘积和第二个求和过程，以此类推；并列复数乘 法单元的输出为两个相关列向量的索引，控制单元根据两个索引到测量矩阵的 RAM中读取对应的两个列向量，并且在每一次迭代时加入到新的矩阵并存进 RAM中，并通过计算输出矩阵C；

矩阵求逆单元，采用Cholesky并行分解并列复数乘法单元生成的矩阵C 的相邻两个元素(Ci,j,Ci+1,j),i代表矩阵C的行，j代表矩阵C的列，矩阵C是为 Hermitian and positive semidefinite矩阵，可以分解为一个对角矩阵D和一 个下三角矩阵L，采用级联的乘加单元块去分解矩阵C，此处用到的Cholesky 分解公式如下

其中，H代表矩阵的共轭矩阵，

将矩阵C分解成为矩阵D和矩阵L之后，再将它们输入到求逆电路块中分 别得到矩阵D^-1和L^-1，然后通过乘法电路C^-1＝(L^H)^-1D^-1L^-1得到矩阵的矩阵C^-1；

信号估计和残差计算单元，用于根据矩阵C^-1和上一次迭代的残差值y计算 得到原始信号x的新的估计值和新的残差值；

在每一次迭代完成后，控制单元会根据提前设定好的迭代次数ith判断是否 停止迭代，如果没有达到所设定的迭代次数将选择新的残差值ri继续进行下一次 迭代；如果达到设定的迭代次数，最后一次迭代计算出的x的新的估计值x％即为 电路最终所恢复出的信号。

作为优选，信号估计和残差计算单元具体过程为：先通过计算得到矩阵 和y的乘积，再将其乘积与矩阵求逆单元得到的矩阵C^-1相乘后得到原始信 号x的新的估计值然后再用y减去矩阵和估计值的乘积得到新的残差值 ri。

与现有的技术相比，本技术的优点在于：

本发明的应用于AIC结构信号恢复的改进OMP算法的电路系统，可以降低 该算法的计算复杂度，改进的算法一次性选取最相关的两个列向量进行残差值的 计算，总体上减少了算法所需的迭代次数并且提高了信号恢复后的信噪比。硬件 电路设计中的采用pipeline模式提高了整体电路的运行速度并且信号恢复所用 的时间也相应的减少。

附图说明

图1是模拟信息转换器系统结构框图；

图2是改进的OMP算法的电路架构图；

图3是矩阵求逆单元的数据流示意图。

具体实施方式

如图2所示，本发明提供一种应用于AIC结构信号恢复的改进OMP算法的 电路系统，包括：并列复数乘法单元、矩阵求逆单元、信号估计和残差计算单 元和控制单元以及RAM，测量矩阵C和测量向量y预先前分别存进RAM中。

并列复数乘法单元，将AIC结构采样得到的n*1的测量向量y[n]和m*n的 测量矩阵Φ作为输入，m表示测量向量的大小，n表示原始信号x的长度。具体 为：将测量矩阵Φ中的每一列和测量值y[n]进行内积运算，并通过比较电路找 到最大的两个内积值，其所对应的两个列向量即为最相关的两列；在每一次迭代 的第一个周期计算矩阵的第一列和测量数据的乘积，第二个周期将所得到的乘积 进行求和，同时求矩阵的第二列与测量数y的乘积，第三个周期进行平方和计算， 并且求矩阵的第三列与测量数的乘积和第二个求和过程，以此类推。这样的并行 设计和流水线的思想保证了时序的有效利用，提高了电路的运行速度。并列复数 乘法单元的输出为两个相关列向量的索引，控制单元根据提供的两个索引到测量 矩阵的RAM中读取对应的两个列向量，并且在每一次迭代时加入到新的矩阵并 存进RAM中，并通过计算输出矩阵C。

输出矩阵C。

矩阵求逆单元，采用Cholesky并行分解并列复数乘法单元生成的矩阵C 的相邻两个元素(Ci,j,Ci+1,j),i代表矩阵C的行，j代表矩阵C的列。矩阵C是一 个Hermitian and positive semidefinite矩阵，所以它可以分解为一个对角矩 阵D和一个下三角矩阵L。由于矩阵D和L之间的分解数据具有依赖性，因此具 体的操作是需要级联的乘加单元块去分解矩阵C。此处用到的Cholesky分解公 式如下

其中，H代表矩阵的共轭矩阵，上述公式表示了每一次算法迭代时矩阵D 和L中的每一个元素的分解过程。每一个乘加单元的实现需要一个加法器和两个 复数乘法器，一个复数乘法器可以分为3个实数的乘法和3个加法器。在矩阵求 逆单元中，矩阵L，D和C，除法模块和级联的乘加单元之间的数据流向可以参 考图3。可以看到矩阵L和矩阵D之间有很强的数据依懒性，所以该设计最大程 度的并行化了矩阵求逆的运算过程，节省了整个电路运行的时间和信号的恢复时 间。该设计中的乔莱斯分解电路单元将矩阵C分解成为矩阵D和矩阵L之后，再 将它们输入到求逆电路块中分别得到矩阵D^-1和L^-1，然后通过乘法电路 C^-1＝(L^H)^-1D^-1L^-1得到矩阵的逆C^-1。因为每一次迭代求矩阵C^-1的每一个元素时 都需要重复计算前一次的乘积项，例如在第二次迭代时需要将第一次迭代中的乘 积项进行重新计算，因为前面迭代的值并不会改变，所以可以将前面迭代计算的 结果保存下来，后面的迭代只需要在之前的基础上增加两个乘积项即可。根据上 述公式可以看到矩阵C^-1中的元素的计算都是独立的，没有相互的数据依赖关 系，所以每一次迭代中元素的计算都可以并行处理的。

信号估计和残差计算单元，用于计算得到原始信号x的新的估计值和新的残 差值。信号估计和残差计算单元的输入为矩阵C^-1和上一次迭代的残差值y，具 体操作是先通过计算得到矩阵和y的乘积，再将其乘积与矩阵求逆单元得到 的矩阵C^-1相乘后得到原始信号x的新的估计值然后再用y减去矩阵和估 计值的乘积得到新的残差值ri，可以通过设计并行的减法器来增加电路的运行 速度。

在每一次迭代完成后，控制单元会根据提前设定好的迭代次数ith判断是否停 止迭代，如果没有达到所设定的迭代次数将选择新的残差值ri继续进行下一次迭 代。如果达到设定的迭代次数，最后一次迭代计算出的x的新的估计值即为电 路最终所恢复出的信号。

验证实验：

本发明为了验证改进的OMP算法的电路系统的性能，采用SIMULINK建立了完 整的AIC结构作为测试环境为FPGA硬件实现提供测量数据。考虑到高性能和低 功耗的需求，本发明将提出的改进OMP算法在Xilinx Virtex6 xc6vsx475t-1ff1156FPGA上进行综合和验证。表1是该设计所用到硬件资源和 电路的相关性能。然后需要用频谱分析仪去捕捉FPGA板输出的数据最后在 MATLAB上进行信号的时域分析，并比较原始信号和恢复后的信号。验证结果表 明改进的OMP算法有更高的信噪比31.04dB和更少的恢复时间170us。本设计用 5个不同频率(50,100,150,200,250MHz)的正弦信号作为输入得到的结果对比， 结果表明改进的OMP算法能完美的重构原始信号。

表1硬件实现结果

N＝1024，M＝256，K＝36，VIRTEX6FPGA