提供用于过采样ΣΔ模数转换器的异步采样速率转换的电路、系统和方法与流程

本申请是PCT申请，要求2016年2月2日提交的名称为“Circuits,Systems,and Methods for Providing Asynchronous Sample Rate Conversion for an Oversampling Sigma Delta Analog to Digital Converter”的美国临时专利申请序列号62,290,408的优先权，在此全文引入作为参考。

技术领域

本发明涉及集成电路领域，尤其涉及为过采样ΣΔ模数转换器提供异步采样率转换的电路、系统和方法。

背景技术：

许多应用要求以高信噪比和线性度执行模数转换。过采样模数转换器是一种越来越流行的以实现高信噪比的方式实现模数转换的方法。在这种转换器中，限制在某一频率范围内的输入信号的量化速率明显高于该范围的奈奎斯特频率。当输入信号的功率保持在该频率范围内时，量化噪声的功率在更大的频率范围上扩展。

ΣΔ调制器是一种提供信噪比的进一步改进的流行方式。在这样的调制器中，以这样的方式执行量化，以便在保持信号的足够增益的同时减小由信号的频率范围中的量化所赋予的噪声。过采样ΣΔ转换器可以包括ΣΔ调制器以生成量化信号(即，ΣΔ输出流)，并对量化信号执行数字后处理以生成适合于特定应用的数字输出。在抽取量化信号之后，输入信号的功率保持不变，但量化噪声的功率被衰减，从而提供改善的信噪比。

技术实现要素：

可变输出数据速率转换电路优选地满足性能要求，同时保持低的电路复杂性。在一些实施方案中，转换器电路可包括：过采样ΣΔ调制器电路，以过采样速率量化模拟输入信号，并输出ΣΔ调制的信号；转置多项式抽取器电路，抽取所述ΣΔ调制信号，并输出第一抽取信号；和整数抽取器电路，通过整数因子抽取所述第一抽取信号，并输出具有期望输出数据速率的第二抽取信号。转置多项式抽取器电路具有转置多项式滤波器电路和数字锁相回路电路，其跟踪期望输出数据速率和过采样速率之间的比率，并将采样间位置参数输出到所述转置多项式滤波器电路。

附图说明

为了更完整地理解本公开及其特征和优点，结合附图参考以下描述，其中相同的附图标记表示相同的部分，其中：

图1根据本公开的一些实施方案示出示例性转换器电路以提供具有可变异步输出数据速率的过采样ΣΔ模数转换；

图2根据本公开的一些实施方案示出示例性转置多项式抽取器电路；

图3示出示例性转换器电路，可以以不同的方式实现过采样ΣΔ模数转换和异步数据速率转换；

图4(a)-4(f)是示出图3的过采样ΣΔADC的信号的频谱的实施方案的曲线图；

图5根据本公开的一些实施方案示出使用转置Farrow结构实现的示例性转置三阶样条滤波器；

图6-7根据本公开的一些实施方案是示出图1的示例性转换器电路的模拟结果的曲线图；

图8示出使用多项式插值器的转换器电路的输出的频谱的实施方案，显示不令人满意的信噪比；

图9根据本公开的一些实施方案示出具有多个滤波器级的示例性整数抽取器电路；

图10根据本公开的一些实施方案示出示例性过采样ΣΔ调制器以接收模拟输入信号并提供过采样的ΣΔ调制信号；

图11根据本公开的一些实施方案示出示例性数字锁相回路电路；

图12根据本公开的一些实施方案示出示例性转置线性滤波器，即转置一阶多项式滤波器；

图13是示出用于转置线性滤波的示例性样本间位置参数的信号图；

图14是示出时域中转置线性滤波器的示例性传递函数的曲线图；

图15是在频域中绘制该传递函数802的实施方案的曲线图；

图16示出示例性非转置线性滤波器，即一阶多项式滤波器。

图17是示出用于线性插值的示例性样本间位置参数的信号图；

图18是示出时域中的多项式滤波器的示例性传递函数的曲线图；

图19根据本公开的一些实施方案示出示例性转换器电路以提供具有由电路的数字锁相回路提供的计时的可变异步输出数据速率的过采样ΣΔ模数转换；和

图20根据本公开的一些实施方案示出另一个示例性转换器电路以提供具有由电路的数字锁相回路提供的计时的可变异步输出数据速率的过采样ΣΔ模数转换。

具体实施方式

过采样ΣΔ转换器的设计考虑

在一些系统中，最好从过采样ΣΔ调制器产生的量化信号中以可变输出数据速率获得数字化信号。换言之，最好实现可变数据速率过采样ΣΔ转换器。可变速率过采样ΣΔ转换器的实现通常仅在以预定的采样和输出数据速率操作时满足性能规范。对采样和输出数据速率的要求可能不灵活或不方便。最糟糕的是，对费率的这些要求可能与特定应用所要求的输出数据速率不一致。当应用程序需要与提供给转换器的时钟或时钟异步的可变输出数据速率时，该问题变得复杂。因此，实现用于提供具有可变异步输出数据速率的过采样ΣΔ模数转换的电路、系统和方法将是有利的，同时仍满足诸如信噪比和线性规范的性能标准。

示例性转换器电路

本公开描述了转换器电路的实施例，其提供过采样ΣΔ模数转换和可变异步输出数据速率转换。转换器电路可以包括一个或多个组件(用于以与接收时钟信号同步的过采样率提供模拟输入信号的过采样ΣΔ调制)以及一个或多个组件(用于接收的输出数据速率设置输出数据信号的采样速率，该输出数据速率可以是时钟信号的可变和异步的)。

图1根据本公开的一些实施方案示出示例性转换器电路以提供具有可变异步输出数据速率的过采样ΣΔ模数转换。在图1中，转换器电路可包括过采样ΣΔ调制器电路102、转置多项式抽取器电路104和整数抽取器电路106。

过采样ΣΔ调制器电路102可以接收模拟输入信号VIN，并调制(量化)输入信号以输出过采样ΣΔ调制信号X。信号X可以是表示模拟输入信号的ΣΔ调制流或量化(数字)信号。过采样ΣΔ调制器电路102可以以过采样率输出或产生ΣΔ调制信号，该过采样率可以被认为是过采样率OSR乘以奈奎斯特频率FSIN的乘积，用于带宽受限的输入信号(输入信号为VIN)或OSR*FSIN(过采样率是过采样率OSR和奈奎斯特频率FSIN的乘积)。对过采样ΣΔ调制器电路102进行计时的时钟信号CLK可以具有OSR*FSIN的频率。信号X的采样率可能为OSR*FSIN。

转置多项式抽取器电路104可以接收过采样ΣΔ调制信号，并抽取调制信号以输出第一抽取信号，即相应的抽取信号Y。转置多项式抽取器电路104可以以第一采样率输出或产生抽取信号，该第一采样率可以是整数N和期望输出数据速率ODR或N*ODR的乘积。因此，转置多项式抽取器电路104可以将过采样ΣΔ调制信号的速率降低(N*ODR)/(OSR*FSIN)。

整数抽取器电路106接收第一抽取信号(信号Y)并抽取第一抽取信号(信号Y)或将第一抽取信号的速率减小整数N(或整数因子N)。整数抽取器电路106输出或产生具有期望输出数据速率ODR的相应的第二抽取信号(即数字输出信号DOUT)。

期望输出数据速率ODR，以及输出数据速率的整数倍(第一抽取信号的即利率，或N*ODR)，相对于过采样率可以是异步的和/或可变的。

图2根据本公开的一些实施方案示出示例性转置多项式抽取器电路104。转置多项式抽取器电路104可包括转置多项式滤波器电路202和数字锁相回路电路204。数字锁相回路电路204跟踪期望输出数据速率和过采样率之间的比率，并且输出样本间位置参数μ到转置多项式滤波器电路202。

转置多项式滤波器电路202可以接收过采样ΣΔ调制信号(信号X)、样本间位置参数μ、为期望输出数据速率(例如，CLK2的频率为N*ODR)的整数倍的第二时钟信号(CLK2)。样本间位置参数μ可以表示转置多项式滤波器电路可以计算新样本的过采样ΣΔ调制信号的样本之间的距离。更具体地，样本间位置参数μ是当前输入样本和转置多项式滤波器电路202(或整体转置多项式抽取器电路104)的最后输出样本之间的距离。距离可以表示为0到1之间的数字，以输出采样率(输出采样周期)标准化。对于一些其他(非转置)多项式滤波器，通常在当前输出样本和滤波器的最后输入样本之间找到距离(意味着滤波器执行相反的不同功能)。

数字锁相回路电路204可以接收过采样ΣΔ调制信号速率所基于的时钟信号(在图中由CLK表示，具有OSR*FSIN速率的CLK信号)和表示期望输出速率(由图中的ODR表示)数据的时钟信号，并提供样本间位置参数μ、为期望输出数据速率(N*ODR)的整数倍的第二时钟信号(CLK2)。为了提供样本间位置参数μ，数字锁相回路电路204计算期望输出数据速率和过采样ΣΔ调制器的过采样率之间的比率(与CLK同步)。换言之，该比率可以是ODR与(OSR*FSIN)之间的比率。

图1、2、19和20所示的实施例可以提供本文提到的许多优点。

与具有异步采样率转换器的其他设计比较

图3示出了可以以不同方式实施过采样ΣΔ模数转换和异步采样率转换的示例性转换器电路300。转换器电路300可包括过采样ΣΔ模数转换器(ADC)302和异步采样率转换器304。

过采样ΣΔADC 302可包括ΣΔ调制器306和数字抽取滤波器308。过采样ΣΔADC 302可以接收模拟输入信号(VIN)，并且转换模拟输入信号以产生与过采样ΣΔADC 302的时钟信号同步的第一输出数据速率的第一数字输出303。

异步采样率转换器304可以包括整数插值器306、多项式插值器312和整数抽取器314。异步采样率转换器304可以接收第一数字输出303，通过整数插值器310对第一固定整数因子进行上采样，通过多项式插值器312对由第二可变因子进行上采样作为期望输出数据速率的函数，并且通过整数抽取器314对固定的整数因子进行下采样，以在期望输出数据速率下产生第二数字输出信号DOUT。

从图1和图3可以看出，图1的转换器电路因此可以显着节省电路，从而提供过采样ΣΔ模数转换和异步采样率转换，从而提供产品成本、面积、复杂性等，与图3的转换器电路相比，通过消除至少使用过采样ΣΔADC302的数字抽取滤波器306和异步采样率转换器304的整数插值器310的需要。

另外，试图通过仅省略过采样ΣΔADC 308的数字抽取滤波器308和异步采样率转换器304的整数插值器310来克服图3的转换器电路的缺陷，并且从ΣΔ调制器306馈送到多项式插值器312的过采样ΣΔ调制信号可能不会产生期望的信噪比性能。为了理解为什么会这样，可以考虑图3的转换器的信号频谱。

图4(a)-4(f)是示出图3的过采样ΣΔADC的信号的频谱的实施方案的曲线图。图4(a)描绘了提供给图3的ΣΔ调制器306的模拟输入信号VIN的频谱的实施例。频谱可以包括低于奈奎斯特频率F1的原始信号频谱。图4(b)描绘了由图3的ΣΔ调制器306产生的过采样ΣΔ调制信号的频谱的实施例。频谱可以包括过采样频率F2处的信号频谱的图像和在原始信号频谱与该图像之间成形的噪声。图4(c)描绘了由图3的数字抽取滤波器308产生的抽取输出信号的频谱的实施例。频谱可以包括原始信号频谱和输出采样频率处的信号频谱的图像，例如奈奎斯特频率的倍数。图4(d)描绘了由图3的整数插值器310产生的内插信号的频谱的实施例。频谱可以包括原始信号频谱、抽取输出信号的采样频率的整数倍处的信号频谱的图像、以及抽取输出信号的采样频率的较小倍数处的可能衰减图像。图4(e)描绘了由图3的多项式插值器312产生的内插信号的频谱的实施例，以及由多项式内插滤波器执行的滤波的表示，该多项式内插滤波器具有零，因此具有最大衰减、聚集在滤波器的采样率周围，或者在这种情况下抽取信号的采样频率的整数倍。频谱可以包括原始信号频谱和新插值采样频率处的信号频谱的衰减图像。图4(f)描绘了由图3的整数抽取器314产生的抽取信号的频谱的实施例。频谱可以包括原始信号频谱和输出数据速率F3的信号频谱的图像。

如果仅省略过采样ΣΔADC 302的数字抽取滤波器308和异步采样率转换器304的整数插值器310，则将过采样ΣΔ调制信号(从ΣΔ调制器306输出)馈送到多项式插值器312，可能发生信噪比性能的下降。从图4(b)可以看出，过采样ΣΔ调制信号的频谱不仅包括原始信号的频谱和过采样率的图像，还包括它们之间的整形噪声，包括在输出数据速率频率及其倍数周围出现混叠的频带。直接将该信号馈送到多项式插值器312，其中零点围绕输入速率聚集，将导致这些混叠频带中的整形噪声被折叠到输出信号的频谱中。

在实现噪声性能的同时简化整体复杂性

返回图1，转换器电路100可以通过将过采样ΣΔ调制信号X提供给转置多项式抽取器电路104来改善信噪比。转置多项式抽取器电路104可以计算新样本作为样本间位置参数μ的函数。样本间位置参数μ可以相对于过采样ΣΔ调制信号X的过采样率跟踪期望输出数据速率，从而允许样本间位置参数μ动态变化并根据期望输出数据速率(ODR)或过采样率(CLK)的任何变化进行调整。此外，样本间位置参数μ归一化到其输出信号的周期，并因此提供具有零或最大衰减区域的传递函数，其聚集在其输出数据速率的倍数附近。因此，转置多项式抽取器电路104可以在与输出数据速率相关联的混叠频带处衰减调制信号中存在的整形噪声，并防止该噪声被折叠到输出中。相反，多项式插值器(例如，图3的多项式插值器312)可以具有零，并且因此可以在聚集在输入数据速率的倍数附近的区域处衰减，这将不合需要地允许在与输出数据速率相关联的混叠频带处的调制信号中的整形噪声被折叠到输出中。

实施转置多项式滤波器和使用转置多项式滤波器的优点

转置多项式抽取器电路(例如图2的104)的转置多项式滤波器(例如图2的202)可具有大于1的级别。在一个实施方案中，转置多项式滤波器可以是三阶多项式滤波器，例如三阶样条滤波器。图5根据本公开的一些实施方案示出使用转置Farrow结构实现的示例性转置三阶样条滤波器。滤波器可以接收输入数据序列x[n]和样本间位置参数μ[k]，并且生成具有位于样本间位置处的样本的输出数据序列y[k]。滤波器可以包括一个或多个求和元件、一个或多个乘法器、以及一个或多个延迟元件。如上所述，滤波器可以具有在输出频率的倍数附近聚集的零而不是输入频率的倍数。

转置多项式滤波器的不同实施例可以基于不同类型的多项式。在一个实施方案中，如图5所示，转置多项式滤波器可以基于样条多项式。在其他实施例中，转置多项式滤波器可以基于其他多项式，例如拉格朗日多项式、Hermite多项式等中的一个或多个。

因此，图1所示的转换器电路的实施例可以提供改进的信噪比和其他性能指标。图6-7根据本公开的一些实施方案是示出图1的示例性转换器电路的模拟结果的曲线图。图6描绘了转置多项式抽取器电路的实施例的传递函数902的频谱，具有以输出数据速率在输出信号的潜在混叠区域904周围聚集的零。图7描绘了转换器电路的实施例的输出的频谱，示出了良好的信噪比。

转换器电路类似于图1，但使用多项式插值器(例如图3)代替转置多项式抽取器，可能会降低信噪比和其他性能指标。返回图6，该图还描绘了多项式插值器电路的实施例的频谱906，其具有聚集在输入数据速率的倍数附近的零。这样可以在这些位置处提供不需要的信号908的滤波，但不会在关于输出数据速率的混叠的区域904处进行滤波。图8示出使用多项式插值器的转换器电路的输出的频谱的实施方案，显示不令人满意的信噪比。

实施整数抽取器电路

整数抽取器可包括一个或多个滤波器级以共同提供整数抽取。图9描绘了根据本公开的一些实施方案具有多个滤波器级的示例性整数抽取器电路106。整数抽取器电路106可以包括CIC滤波器912、CIC补偿电路914和FIR/IIR滤波器916，它们可以共同提供整数抽取。整数抽取器电路106抽取信号Y(图1的转置多项式抽取器电路104的第一抽取信号)并产生具有期望输出数据速率ODR的数字输出信号DOUT(第二抽取信号)。整数抽取器106的一个或多个过滤级可具有大于1的顺序。

整数抽取器电路(例如，图1中的106)将信号Y的采样率除以整数因子N。整数N的值可以根据用于实现转置多项式抽取器电路(例如，图1中的104)和整数抽取器(例如，图1中的106)的电路来选择，和/或反之亦然。例如，相对较高的N值可以对应于转置多项式抽取器电路的转置多项式滤波器的相对较低的阶数，以及整数抽取器的滤波器级的相对较高的阶数。相反，相对较低的N值可以对应于转置多项式抽取器电路的转置多项式滤波器的相对较高的阶数，以及整数抽取器的滤波器阶段的相对较低的阶数。

在一些实施方案中，整数抽取器电路106可以包括级联耦合的多个级，以逐步抽取输入信号以降低采样率以达到N的整数抽取因子。例如，整数抽取器电路106可包括：具有整数抽取因子N/X的第一整数抽取器电路级、具有整数抽取因子X的第二整数抽取器电路级。这两个级一起可以达到整数抽取因子N。更多阶段和不同的合适可以实现整数抽取因子。具有一个或多个具有较小整数抽取因子的级的整数抽取器电路可以简单地进行电路设计，因为较高的整数抽取因子会极大地增加电路复杂性。为了简化整数抽取器电路106中这些级的实现(包括来自这些级的不同采样率数据的时钟)，可以优选地设置级的整数抽取因子(例如，N/X、X等)，以为二者供电。

实施过采样ΣΔ调制器

图10根据本公开的一些实施方案描绘了示例性过采样ΣΔ调制器102，用于接收模拟输入信号并提供过采样ΣΔ调制信号。过采样ΣΔ调制器102可以包括求和电路1012、积分器1014、锁存比较器或其他1位ADC 1016、以及反馈配置中的1位数模转换器1018。所示过采样ΣΔ调制器102可以提供1位模数转换和1位数模转换。过采样ΣΔ调制器的其他实施例可以通过用n位ADC例如闪存ADC替换锁存的比较器或其他1位ADC 1016来提供n位调制，并用n位DAC替换1位DAC 1018。

实施数字锁相回路

图11根据本公开的一些实施方案示出示例性数字锁相回路电路204。数字锁相回路电路204可以包括相位检测器电路1112、数字环路滤波器电路1114、数字控制振荡器电路1116和分频器电路1118。关于数字锁相回路电路204的细节涉及图1、2、19和20进行描述。

返回参考图1，过采样ΣΔ调制器电路102可以在其自己的振荡器电路上运行，因为数字锁相回路电路204可以动态地跟踪期望输出数据速率ODR并相应地修改样本间位置参数。利用固定时钟CLK在自己的振荡器电路上运行，过采样ΣΔ调制器电路可以更容易设计和实现。注意，整数抽取器电路可以具有固定的整数抽取因子N。然而，期望输出数据速率ODR(DOUT的采样率)可以变化。当输出数据速率ODR变化时，提供数字锁相回路电路204可以计算和跟踪样本间位置参数，使得转置多项式滤波器电路202可以正确地计算Y的样本。

数字锁相回路电路204接收两个时钟。在这种情况下，它接收驱动过采样ΣΔ调制器电路102(表示为CLK)的时钟，以及表示或具有期望输出数据速率(表示为ODR)的时钟。实现数字锁相回路电路204以确定CLK的频率与ODR的频率之间的比率。两个接收的时钟可以驱动两个相应的积分器或计数器。积分器/计数器之一(例如，接收更快时钟的积分器/计数器)基于当前比率设置增量值。数字锁相回路电路调整确定的比率以驱动两个积分器/计数器的差值以匹配斜率，或者两个积分器/计数器之间的误差为零。样本间位置参数对应于当前输入样本和先前/最后输出样本的距离(其可以是0和1之间的值，归一化为输出样本率或输出样本周期)。可以使用由两个时钟驱动的两个计数器来确定距离。由较快时钟驱动并且递增较快时钟的每个周期(在这种情况下为CLK)的计数器的内容可以产生当前输入样本与先前/最后输出样本之间的距离。

样本间位置参数的确定还可以考虑整数抽取器电路106的整数抽取率N，因为感兴趣的比率在CLK的频率(过采样ΣΔ调制器102的过采样率或信号X的采样率)和N*ODR的频率(来自转置多项式抽取器电路106的抽取信号Y的输出采样率)之间。如果基于CLK和ODR(来自整数抽取器电路的期望输出数据速率)计算样本间位置参数，则可以在数学上调整样本间位置参数(由CLK提供的积分器/计数器提供)以考虑到感兴趣的速率实际上是在CLK和N*ODR之间。

在某些情况下，数字锁相回路电路可以代替接收CLK/N和ODR。换言之，数字锁相回路电路接收具有整数划分过采样率(CLK/N)的时钟信号，并且该比率是基于具有整数划分过采样率(CLK/N)的时钟信号和具有期望输出数据速率(ODR)的时钟信号计算的。样本间位置参数仍在过采样率(CLK)中进行积分，并在CLK的每个时钟周期更新。换言之，计算的比率在过采样率CLK处被积分，以便以正确的采样率即CLK提供样本间位置参数。该实现具有若干优点。如果数字锁相回路电路204接收CLK/N而不是CLK，则CLK/N和ODR的采样率之间的比率大于CLK和ODR的比率。这可以大大降低图2的数字锁相回路电路204中的电路的复杂性(即减小数字锁相回路的数据路径的大小)。因此，数字锁相回路的锁定范围和数据路径深度大大减小，并且更容易实现稳定性。例如，积分器/计数器可以更小(需要更少的位)。通过接收CLK/N而不是CLK，数字锁相回路电路204不必采取额外的步骤来根据N调整样本间位置参数，因为CLK与(N*ODR)的比率与(CLK/N)与ODR的比率相同。

不需要将CLK除以N，即整数抽取器电路的整数因子，用于划分过采样时钟(CLK)。通常，过采样时钟CLK可以除以F，使得CLK/F在绝对频率上更接近ODR。选择F来增加感兴趣的比率，使得数字锁相回路设计从算术的角度来看更易于管理。

使用数字锁相回路电路来计时信号

在某些情况下，转置多项式抽取器电路和整数抽取器电路中的数字输出和任何中间数字信号可以通过在这些信号的所需频率或采样速率下切换的合适位来计时。由CLK计时的数字锁相回路中的积分器/计数器可以具有以各种速率递增的位。在某些情况下，这些位可以在期望输出数据速率(ODR)的2倍的不同功率下切换。较高有效位可以比较低有效位切换慢。在一些实施方案中，转置多项式抽取器电路的输出可以在N*ODR计时，在那里时钟信号计时输出(例如，图2中所示的CLK2)可以从数字锁相回路中的数字计数器中的合适位产生，该时钟由具有过采样率(CLK)的时钟信号计时。在某些情况下，数字锁相回路输出一个或多个另外的时钟信号在期望输出数据速率的各种整数倍(例如，ODR的2倍的供电，例如，ODR、2*ODR、4*ODR、8*ODR......)为整数抽取器电路中的一个或多个阶段提供时钟。如这里所解释的，整数抽取器电路106可以具有多个整数抽取器电路级，其逐步地抽取信号。一个或多个另外的时钟信号可以驱动那些阶段，并且可以从由过采样率CLK计时的数字锁相回路中的数字计数器中的一个或多个相应的位生成一个或多个另外的时钟信号。

图19根据本公开的一些实施方案示出示例性转换器电路以提供具有由电路的数字锁相回路提供的计时的可变异步输出数据速率的过采样ΣΔ模数转换。图2的时钟信号CLK2和一个或多个另外的时钟信号1902通过由CLK计时的积分器/计数器的位产生。

进一步研究，图20根据本公开的一些实施方案示出另一个示例性转换器电路以提供具有由电路的数字锁相回路提供的计时的可变异步输出数据速率的过采样ΣΔ模数转换。在其最一般的形式中，数字锁相回路电路204可以接收具有输入速率(例如，OSR*FSIN)的第一时钟信号CLK、具有输出速率(例如，ODR)的第二时钟信号，并且可以从第三个时钟(MCLK)运行，它与第一和第二时钟信号完全异步。数字锁相回路电路204的功能保持不变，其中数字锁相回路电路204计算输入速率和输出速率之间的比率(例如，与OSR*FSIN和ODR相关的比率)。在一些实施方案中，MCLK与CLK相同，只是为了说明，但MCLK不必与CLK相同。

在计算感兴趣的比率时，数字锁相回路电路204还向转置多项式滤波器电路202提供样本间位置参数。根据实施方式，数字锁相回路电路204可以产生并提供多个时钟信号，每个都具有ODR和N*ODR之间的ODR的两倍的功率频率。在该示例中，数字锁相回路电路204可以生成具有ODR*N1、ODR*N2、ODR*N3等频率的时钟信号，用于为转置多项式滤波器电路202的输出和整数抽取器电路106的任何一个或多个阶段提供时钟。N1、N2、N3通常为2倍的供电。具有ODR*N1、ODR*N2、ODR*N3等频率的时钟信号可以通过由CLK计时的积分器/计数器的位来产生。

这些时钟信号由于具有数字锁相回路跟踪ODR和CLK而被锁定，而不是单独产生这些时钟信号(使用一些其他电路)。因此改进了转换器电路的时钟，并简化了时钟方案的设计。电路后期部分的实际采样率与与样本间位置参数相关的操作更加一致。因为单个组件，即数字锁相回路电路正在生成转置多项式抽取器电路104使用的采样间位置参数，并控制转换器电路其他部分使用的其他采样率(包括过采样ΣΔ调制器电路102和整数抽取器电路106)，数据路径(在使用样本间位置参数的转置多项式中进行的数学运算)和滤波器级内使用的采样率都是设计锁定的。

转置滤波器

回到关于转置和非转置滤波器之间的区别的讨论，数字滤波器可以是转置并且仍然在输入和输出之间提供相同的一般关系，即相同的传递函数，作为相应的非转置滤波器。数字滤波器可以通过交换输入和输出转置，反转所有信号路径的方向，将分支点转换为夏天，将夏天转换为分支点，将保持和样本转换为积分和转储，改变所有分支中的流向等来进行转换。换言之，转置过滤器会反转过滤器的“流程图”。

为了进一步说明，可以考虑简单地使用一阶滤波器。图12根据本公开的一些实施方案示出示例性转置线性滤波器1200，即转置一阶多项式滤波器。转置线性滤波器1200可以接收输入数据序列x[n]和样本间位置参数μ[n]，并且生成具有位于样本间位置处的样本的输出数据序列y[k]。转置线性滤波器1200可包括一个或多个加法器(例如，1202和1204)、一个或多个延迟元件(例如，1206)、一个或多个积分和转储元件(例如，1208和1210)、一个或多个乘法器(例如1212)等。转置线性滤波器1200可以根据样本间位置参数计算新样本，其在转置线性滤波器1200的情况下可以是当前输入与归一化到输出周期的前一/后一输出之间的距离，如下所示：

图13是示出用于转置线性滤波的示例性样本间位置参数的信号图。

图14是示出时域中转置线性滤波器的示例性传递函数的曲线图。该传递函数可以在频域中表示如下：

图15是在频域中绘制该传递函数802的实施方案的曲线图。可以看出，传递函数具有聚集在输出采样率fsout的倍数附近的零，产生关于相同频率的最大衰减区域。

在实施方案中，图2的转置多项式抽取器电路104的转置多项式滤波器202可以是一阶转置多项式滤波器。

相比之下，图16示出示例性非转置线性滤波器1600，即一阶多项式滤波器。滤波器接收输入数据序列x[n]和样本间位置参数u[k]，并产生具有位于样本间位置的样本的输出数据序列y[k]。滤波器1600可以包括一个或多个加法器(例如，1604)、一个或多个延迟元件(例如，1606)、一个或多个采样和保持(例如，1608和1610)、以及一个或多个乘法器(例如，1612)。滤波器1600可以根据样本间位置参数μ计算新样本，该样本间位置参数μ可以是期望输出输入与归一化到输入周期的先前/最后输入之间的距离，如下：

图17是示出用于线性插值的示例性样本间位置参数的信号图。图18是示出时域中的多项式滤波器的示例性传递函数的曲线图。该传递函数可以在频域中表示如下：

返回图15，该图还示出了频域中的该传递函数804的实施例。可以看出，传递函数具有在输入采样率fsin的倍数附近聚类的零，产生关于相同频率的最大衰减区域。

变化和实施

例子1是可变输出数据速率转换电路，包括：过采样ΣΔ调制器电路，以过采样速率量化模拟输入信号，并输出ΣΔ调制的信号；转置多项式抽取器电路，抽取所述ΣΔ调制信号，并输出第一抽取信号；和整数抽取器电路，通过整数因子抽取所述第一抽取信号，并输出具有期望输出数据速率的第二抽取信号；其中转置多项式抽取器电路具有转置多项式滤波器电路和数字锁相回路电路，其跟踪期望输出数据速率和过采样速率之间的比率，并将采样间位置参数输出到所述转置多项式滤波器电路。

在例子2中，例子1可任选地包括：过采样ΣΔ调制器电路以与接收的时钟信号同步的过采样速率量化所述模拟输入信号。

在例子3中，上述例子中的任一项还可包括：过采样ΣΔ调制器电路以这样的过采样速率量化所述模拟输入信号，该过采样速率是过采样率和奈奎斯特频率的乘积。

在例子4中，上述例子中的任一项还可包括：转置多项式抽取器电路以这样的第一采样率输出第一抽取信号，该第一采样率是整数和期望输出数据速率的乘积。

在例子5中，上述例子中的任一项还可包括：转置多项式抽取器电路将ΣΔ调制信号的过采样率减小这样的比率因子，该比率在整数和所述期望输出数据速率的第一乘积以及过采样率和与所述过采样ΣΔ调制器电路相关的奈奎斯特频率的第二乘积之间。

在例子6中，上述例子中的任一项还可包括：期望输出数据速率相对于所述过采样ΣΔ调制器的过采样率是异步的。

在例子7中，上述例子中的任一项还可包括：第一抽取信号的比率相对于所述过采样ΣΔ调制器的过采样率是异步的。

在例子8中，上述例子中的任一项还可包括：所述样本间位置参数是到所述转置多项式滤波器电路的当前输入样本和所述转置多项式滤波器电路的最后输出样本之间的距离。

在例子9中，上述例子中的任一项还可包括：所述数字锁相回路以所述期望输出数据速率的整数倍输出第二时钟信号，以对由所述转置多项式滤波器电路产生的第一抽取信号计时。

在例子10中，例子10还可包括：所述第二时钟信号从由具有过采样率的时钟信号计时的数字锁相回路中的数字计数器中的位产生。

在例子11中，上述例子中的任一项还可包括：所述数字锁相回路以所述期望输出数据速率的各种整数倍输出一个或多个另外的时钟信号，以对所述整数抽取器电路中的一个或多个级进行计时。

在例子12中，例子11还可包括：所述一个或多个另外的时钟信号从由具有过采样率的时钟信号计时的数字锁相回路中的数字计数器中的一个或多个相应的位产生。

在例子13中，上述例子中的任一项还可包括：数字锁相回路电路接收具有整数划分过采样率的时钟信号，并使用具有整数划分过采样率的时钟信号来跟踪该比率。

在例子14中，例子13还可包括：其中所述整数划分过采样率是过采样率除以整数抽取器电路的整数因子。

例子15是一种产生具有期望输出数据速率的抽取信号的方法，该方法包括：通过数字锁相回路，接收具有过采样ΣΔ调制器电路的过采样率的第一时钟信号和具有期望输出数据速率的第二时钟信号；和通过所述数字锁相回路，基于第一和第二时钟信号确定转置多项式抽取滤波器电路可使用的样本间位置参数,其中转置多项式抽取滤波器电路基于所述样本间位置参数从所述过采样ΣΔ调制器中抽取ΣΔ调制信号，并通过整数抽取器电路对所述转置多项式抽取滤波器电路的中间输出进行抽取以产生具有期望输出数据速率的抽取信号。

在例子16中，上述例子中的任一项可包括：通过所述数字锁相回路，跟踪所述期望输出数据速率和所述过采样率之间的比率。

在例子17中，上述例子中的任一项可包括：通过所述数字锁相回路，跟踪乘以所述整数抽取器电路的整数因子的期望输出数据速率和所述过采样率之间的比率。

在例子18中，上述例子中的任一项可包括：通过所述数字锁相回路，跟踪所述期望输出数据速率和除以所述整数抽取器电路的整数因子的过采样率之间的比率。

在例子19中，上述例子中的任一项可包括：通过所述数字锁相回路，跟踪所述期望输出数据速率和除以整数因子的过采样率之间的比率。

在例子20中，上述例子中的任一项可包括：输出另外的时钟信号用于为所述转置多项式滤波器电路的中间输出计时。

在例子21中，例子20还可包括：另外的时钟信号基于由所述第一时钟信号计时的计数器中的位。

在例子22中，上述例子中的任一项可包括：所述样本间位置参数是转置多项式抽取滤波器的当前输入样本与转置多项式抽取滤波器电路的最后输出样本之间的距离。

在例子23中，上述例子中的任一项可包括：确定样本间位置参数包括基于由所述第一时钟信号计时的计数器的值确定所述样本间位置参数。

在例子24中，上述例子中的任一项可包括：基于由所述第一时钟信号计时的计数器的一个或多个位产生一个或多个另外的时钟信号，其中所述一个或多个时钟信号用于为所述整数抽取器电路的一个或多个信号计时。

例子25是一种用于数据转换的设备，该设备包括：构件，用于以过采样率将模拟输入信号量化为ΣΔ调制信号；构件，用于跟踪所述期望输出数据速率和过采样率的比率；构件，用于基于与所述比率相关联的样本间位置参数，将所述ΣΔ调制信号异步地抽取为中间数据信号；和构件，用于通过整数因子将所述中间数据信号抽取到期望输出数据速率。

在例子26中，上述例子中的任一项可包括：用于跟踪比率的构件包括构件，用于接收具有期望输出数据速率的时钟信号和具有过采样率的时钟信号。

在例子27中，上述例子中的任一项可包括：用于跟踪比率的构件包括构件，用于接收具有期望输出数据速率的时钟信号和具有除以整数因子的过采样率的时钟信号。

在例子28中，上述例子中的任一项可包括：构件，用于产生一个或多个时钟信号以对用于抽取中间数据信号的构件中的一个或多个信号计时。

在例子29中，上述例子中的任一项可包括：构件，用于执行或实施例子15-24中的任一项。

存在相应的操作方法和非暂时性存储介质。还存在另外的实施例。本文描述的任何实施方案的任何特征可任选地用于任何其他实施方案中。而且，实施例可任选地包括本文所讨论的组件或特征的任何子集。

注意，上面参考附图讨论的活动适用于涉及使用过采样ΣΔ调制器数字化模拟信号并产生可变采样率数字输出的任何集成电路。这些电路中的一些涉及信号处理，特别是那些可以执行专用软件程序或算法的电路，其中一些可能与处理数字化实时数据有关。某些实施例可以涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。

在某些情况下，本文讨论的特征可适用于电力线监测、医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流感测、仪器(可以是高度精确的)和其他基于数字处理的系统。此外，上面讨论的某些实施例可以在用于医学成像、患者监测、医疗仪器和家庭医疗保健的数字信号处理技术中提供。这可以包括肺部监视器、加速度计、心率监视器、起搏器等。其他应用可以涉及用于安全系统的汽车技术(例如，稳定性控制系统、驾驶员辅助系统、制动系统、信息娱乐和任何类型的内部应用)。此外，动力系统(例如，用于混合动力和电动车辆中的动力系统)可以在电池监视、控制系统、报告控制、维护活动等中使用高精度数据转换产品。在其他例子情形中，本公开的教导可以适用于包括有助于提高生产率、能效和可靠性的过程控制系统的工业市场。在消费者应用中，上面讨论的信号处理电路的教导可以用于图像处理、自动聚焦和图像稳定(例如，用于数字静态照相机、便携式摄像机等)。其他消费类应用可包括：用于家庭影院系统、DVD录像机和高清电视的音频和视频处理器。其他消费者应用程序可涉及高级触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，这些技术可以很容易地成为智能手机、平板电脑、安全系统、PC、游戏技术、虚拟现实、模拟培训等的一部分。

在上述实施例的讨论中，电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其他部件可以容易地被代替，替换或以其他方式修改，以便适应特定的电路需求。此外，应该注意，互补电子设备、硬件、软件等的使用为实现本公开的教导提供了同样可行的选择。

用于异步采样率转换的各种装置的部件可包括：用于执行本文所述功能的电子电路。在某些情况下，该装置的一个或多个部分可以由专门配置用于执行本文所述功能的处理器提供。例如，处理器可以包括一个或多个专用组件，或者可以包括可编程逻辑门，其被配置为执行本文描述的功能。该电路可以在模拟域、数字域或混合信号域中操作。在一些实例中，处理器可以被配置为通过执行存储在非暂时性计算机介质上的一个或多个指令来执行本文描述的功能。

在一个例子实施例中，图中的任何数量的电路可以在相关电子设备的板上实现。该板可以是通用电路板，其可以保持电子设备的内部电子系统的各种组件，并且还提供用于其他外围设备的连接器。更具体地，该板可以提供电连接，通过该电连接，系统的其他组件可以电连通。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时存储器元件等可以基于特定配置需求、处理需求、计算机设计等适当地耦合到板。其他组件，如外部存储器、附加传感器、音频/视频显示器控制器和外围设备，可以作为插卡，通过电缆连接到电路板，或集成到电路板本身。在各种实施例中，本文描述的功能可以以仿真形式实现为在以支持这些功能的结构布置的一个或多个可配置(例如，可编程)元件内运行的软件或固件。提供仿真的软件或固件可以在非暂时性计算机可读存储介质上提供，该非暂时性计算机可读存储介质包括允许处理器执行那些功能的指令。

在另一个例子实施例中，附图的电路可以实现为独立模块(例如，具有相关组件和被配置为执行特定应用或功能的电路的设备)或者实现为插件模块到特定应用的电子设备的硬件中。注意，本公开的特定实施例可以部分地或整体地容易地包括在片上系统(SOC)封装中。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可以包含数字、模拟、混合信号以及通常的射频功能：所有这些功能都可以在单个芯片衬底上提供。其他实施例可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地交互。在各种其他实施例中，功能可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅芯中实现。

还必须注意，本文概述的所有规范、尺寸和关系(例如，处理器的数量、逻辑操作等)仅出于例子和教学的目的而提供。在不脱离本公开的精神或所附权利要求的范围的情况下，可以显着地改变这样的信息。该规范仅适用于一个非限制性例子，因此，它们应该如此解释。在前面的描述中，已经参考特定处理器和/或组件布置描述了实例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，说明书和附图应被视为说明性的而非限制性的。

注意，对于本文提供的众多例子，可以根据两个、三个、四个或更多个电子组件来描述相互作用。然而，这仅仅是出于清楚和仅限的目的而进行的。应该理解，系统可以以任何合适的方式合并。沿着类似的设计替代方案，附图中的任何所示组件、模块和元件可以以各种可能的配置组合，所有这些配置都明显在本说明书的宽范围内。在某些情况下，仅通过参考有限数量的电气元件来描述给定流程集的一个或多个功能可能更容易。应当理解，附图及其教导的电路易于扩展，并且可以容纳大量部件、以及更复杂/复杂的布置和配置。因此，所提供的例子不应限制范围或抑制可能应用于无数其他架构的电路的广泛教导。

注意，在本说明书中，对“一个实施例”、“例子实施例”、“实施例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中对各种特征的引用(例如，元素、结构、模块、组件、步骤、操作、特征等)旨在表示任何这样的特征包括在本公开的一个或多个实施例中，但是可以或可以不必在相同的实施例中组合。

同样重要的是要注意，与过采样ΣΔ模数转换器的异步采样率转换相关的功能仅示出了可由图中所示系统执行或在其内部执行的一些可能功能。可以在适当的情况下删除或移除这些操作中的一些，或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外，这些操作的时间可能会大大改变。为了例子和讨论的目的，提供了前面的操作流程。本文描述的实施例提供了实质的灵活性，因为可以提供任何合适的布置、时间顺序、配置和定时机制而不脱离本公开的教导。

本领域技术人员可以确定许多其他改变、替换、变化、替代和修改、并且本公开旨在涵盖落入所附的权利要求范围内的所有这样的改变、替换、变化、替代和修改。

注意，上述装置的所有可选特征也可以关于本文描述的方法或过程来实现，并且例子中的细节可以在一个或多个实施例中的任何地方使用。