本发明属于电力电子技术领域，具体涉及一种sic-bjt的单电源驱动电路。
背景技术：
在众多碳化硅(sic)功率器件中，双极型晶体管(bjt)仍然是一种具有发展前景的开关器件。相较于硅基的双极型晶体管，sic-bjt主要的区别在于其可以具有更大的电流增益，同时sic-bjt在关断过程中没有存储时间影响以及不存在反向饱和电流的问题。相比于sicjfet和mosfet器件，sic-bjt没有这些器件的栅驱动问题。而且，sic-bjt也不用考虑栅氧化层的可靠性和沟道迁移率的问题。
对于sic-bjt而言，需要对基区驱动电路的设计投入更多的精力，因为基区驱动电路需要具有以下两种功能：
1、在导通和关断的过程中需要能够提供合适的电流脉冲来给器件内部的寄生电容充放电，以达到快速开启和关断的目的；
2、在器件工作时，能够产生必要的静态基极电流来确保sic-bjt保持在深饱和区。
目前文献提到的主要驱动电路的结构有单电源驱动、双电源驱动和离散双电源驱动三种。其中单电源电路结构简单，但是该结构很难同时具备高速开关和低功耗的能力，只能用于低性能要求的场合；双电源驱动结构是采用高压源与低压源同时供电的方法，其中高压电源用于动态过程供电以提高器件的开关速度，采用低压电源来提供静态电流，这样能够在提高开关速度的同时又不提升静态功耗，但是电路结构较为复杂，需要双电源供电；离散驱动结构则是根据负载电流的变化来调整基极整流电阻的个数，以此调整基极电流，降低驱动电路的静态损耗，但是电路结构更为复杂，需要反馈电路以及数字逻辑电路控制基极电阻个数，具体实现系统复杂容易造成一些稳定性问题。
技术实现要素：
针对上述单电源驱动电路无法同时满足低功耗和高开关速度、以及双电源驱动和离散驱动结构复杂的问题，本发明提供了一种适用于sic-bjt的单电源驱动电路，结构简单，使速度提高的同时，降低系统的整体损耗。
本发明的技术方案为：
一种sic-bjt的单电源驱动电路，包括
数字逻辑控制电路，其输入端连接外部方波信号，用于产生第一控制信号s1、第二控制信号s2和第三控制信号s3；
恒流支路，其输入端在所述第一控制信号s1的控制下连接电源电位vcc或地电位，其输出端连接所述sic-bjt的基极；
正脉冲支路，其输入端在所述第二控制信号s2的控制下连接电源电位vcc或开路，其输出端连接所述sic-bjt的基极；
负脉冲支路，其输入在所述第三控制信号s3的控制下连接地电位或开路，其输出端连接所述sic-bjt的基极。
具体的，所述恒流支路包括第一pmos管mp1、第一nmos管mn1、限流电阻rb和第一整流二极管d1，
第一pmos管mp1和第一nmos管mn1的基极互连并连接所述第一控制信号s1，其漏极也互连并连接第一整流二极管d1的阳极，第一pmos管mp1的源极连接电源电位vcc，第一nmos管mn1的源极连接地电位；
限流电阻rb的一端连接第一整流二极管d1的阴极，另一端作为所述恒流支路的输出端。
具体的，所述正脉冲支路包括第二nmos管mn2和第二整流二极管d2，
第二nmos管mn2的基极连接所述第二控制信号s2，其漏极连接电源电位vcc，其源极连接第二整流二极管d2的阳极；
第二整流二极管d2的阴极作为所述正脉冲支路的输出。
具体的，所述负脉冲支路包括第三nmos管mn3和第三整流二极管d3，
第三nmos管mn3的基极连接所述第三控制信号s3，其漏极连接第三整流二极管d3的阴极，其源极连接地电位；
第三整流二极管d3的阳极作为所述负脉冲支路的输出端。
具体的，所述第一pmos管mp1、第一nmos管mn1、第二nmos管mn2和第三nmos管mn3为simosfet。
具体的，所述数字逻辑控制电路包括第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、二输入与非门nand2、充放电电容ct、比较器comp、第一分压电阻r1和第二分压电阻r2，
第一反相器inv1的输入端连接二输入与非门nand2的第一输入端并作为所述数字逻辑控制电路的输入端，其输出端连接第二反相器inv2的输入端并输出所述第三控制信号s3；
第四反相器inv4的输入端连接第二反相器inv2的输出端和第三反相器inv3的输入端，其输出端输出所述第一控制信号s1；
二输入与非门nand2的第二输入端连接第三反相器inv3的输出端并通过充放电电容ct后连接地电位，其输出端连接比较器comp的负向输入端；
第一分压电阻r1和第二分压电阻r2串联，其串联点连接比较器comp的正向输入端，第一分压电阻r1的另一端连接电源电位，第二分压电阻r2的另一端连接地电位；
比较器comp的输出端输出所述第二控制信号s2。
本发明的有益效果为：本发明适用于驱动sic-bjt功率器件，采用simosfet代替加速电容产生脉冲电流，可以有效控制脉冲宽度和脉冲电流峰值，并能够根据不同的负载条件调整脉冲宽度以减小动态损耗；本发明采用单电源设计，在一定程度上简化了驱动结构，提升了单电源驱动结构的性能，可同时满足驱动损耗小和开关速度快的要求；本发明采用三电流支路设计，三条支路独立工作互不干扰，可以有效增加驱动电路的稳定性和可控性。
附图说明
图1为本发明所提出的一种sic-bjt的单电源驱动电路的结构框架示意图。
图2为本发明所提出的一种sic-bjt的单电源驱动电路的简化结构示意图。
图3为实施例中数字逻辑控制电路的结构示意图。
图4为实施例中sic-bjt的单电源驱动电路的结构示意图。
图5为具体实施方案中数字逻辑控制电路输入输出波形图和sic-bjt理想基极驱动电流图。
图6为实施例中单电源快速驱动电路在两个开关周期内的仿真波形。
图7为实施例中单电源快速驱动电路在一个周期内的开启关断过程仿真波形图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案：
如图1所示，本发明提出的一种sic-bjt的单电源快速驱动电路，包括提供脉冲电流的动态支路、提供静态电流的恒流支路以及控制开关的逻辑控制电路，其中动态支路又分为正脉冲支路和负脉冲支路；数字逻辑控制电路的输入端连接方波信号作为输入信号，用于产生第一控制信号s1、第二控制信号s2和第三控制信号s3；恒流支路的输入端在第一控制信号s1的控制下连接电源电位vcc或地电位，其输出端连接sic-bjt的基极；正脉冲支路的输入端在第二控制信号s2的控制下连接电源电位vcc或开路，其输出端连接sic-bjt的基极；负脉冲支路的输入在第三控制信号s3的控制下连接地电位或开路，其输出端连接sic-bjt的基极。
本发明提出的驱动电路的简化结构图如图2所示，恒流支路由开关t1和t2控制，正脉冲支路由开关t3控制，负脉冲支路由开关t4控制；各个支路分别串联一个整流肖特基二极管用来对各支路起到整流的作用，防止电流过大损坏器件；最后各支路输出接sic-bjt的基极，为功率管的开关提供完整的驱动电流。
驱动电路具体工作过程如下：
在sic-bjt开启的过程中，正脉冲支路由第二控制信号s2控制，开关t3闭合产生脉冲电流为sic-bjt寄生电容快速充电，从而使sic-bjt迅速开启；随后开关t3关闭，同时恒流支路开关t2同步开启，为维持sic-bjt的导通状态提供恒定的基极电流。
在sic-bjt关断时，恒流支路开关t1关断，同时开关t2开启使恒流支路二极管阳极接地，防止负脉冲电流由恒流支路流出；此时负脉冲支路开关t4开启，为sic-bjt寄生电容放电提供接地通路，以快速关断功率器件。由于恒流支路限流电阻的存在，若将负脉冲支路与恒流支路合并，会使得负脉冲电流峰值减小，使sic-bjt的关断时间延长，增大关断损耗，所以本发明中采用了三支路设计方案。
实施例
本实施例中数字逻辑控制电路如图3所示，包括第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4、二输入与非门nand2、充放电电容ct、比较器comp、第一分压电阻r1和第二分压电阻r2，第一反相器inv1的输入端连接二输入与非门nand2的第一输入端并作为数字逻辑控制电路的输入端，其输出端连接第二反相器inv2的输入端并输出第三控制信号s3；第四反相器inv4的输入端连接第二反相器inv2的输出端和第三反相器inv3的输入端，其输出端输出第一控制信号s1；二输入与非门nand2的第二输入端连接第三反相器inv3的输出端并通过充放电电容ct后连接地电位，其输出端连接比较器comp的负向输入端；第一分压电阻r1和第二分压电阻r2串联，其串联点连接比较器comp的正向输入端，第一分压电阻r1的另一端连接电源电位，第二分压电阻r2的另一端连接地电位；比较器comp的输出端输出第二控制信号s2。
数字逻辑控制电路的输入信号vin为方波信号，有三个输出端分别输出三个控制信号用来控制正脉冲支路、恒流支路和负脉冲支路中的开关的开启和关断。第一控制信号s1为反向方波信号，以控制恒流支路开关t1和t2的开启和关断；第二控制信号s2为脉冲信号，用来控制正脉冲支路开关t3产生脉冲电流；第三控制信号s3为反向方波信号，以控制负脉冲支路开关t4的开启和关断。
图4为本实施例中提供的驱动电路的整体结构示意图，恒流支路包括第一pmos管mp1、第一nmos管mn1、限流电阻rb和第一整流二极管d1，第一pmos管mp1和第一nmos管mn1的基极互连并连接第一控制信号s1，其漏极也互连并连接第一整流二极管d1的阳极，第一pmos管mp1的源极连接电源电位vcc，第一nmos管mn1的源极连接地电位；限流电阻rb的一端连接第一整流二极管d1的阴极，另一端作为恒流支路的输出端。
正脉冲支路包括第二nmos管mn2和第二整流二极管d2，第二nmos管mn2的基极连接第二控制信号s2，其漏极连接电源电位vcc，其源极连接第二整流二极管d2的阳极；第二整流二极管d2的阴极作为正脉冲支路的输出。
负脉冲支路包括第三nmos管mn3和第三整流二极管d3，第三nmos管mn3的基极连接第三控制信号s3，其漏极连接第三整流二极管d3的阴极，其源极连接地电位；第三整流二极管d3的阳极作为负脉冲支路的输出端。
本实施例中第一pmos管mp1、第一nmos管mn1、第二nmos管mn2和第三nmos管mn3均为simosfet。simosfet作为压控器件，可以有效与数字电路兼容，同时输出为电流，符合驱动电路电压输入电流输出的要求；同时simosfet可以与前置驱动电路工艺兼容，均采用cmos工艺，可以进行单片集成。
本实施例中采用simosfet代替传统驱动电路中加速电容产生脉冲电流，可以有效控制脉冲宽度和脉冲电流峰值，根据不同的负载条件调整脉冲宽度以减小驱动损耗；同时，采用单电源设计，在一定程度上简化了驱动结构，提升了单电源驱动结构的驱动性能，可同时满足驱动损耗小和开关速度快的要求。
利用ltspice仿真软件对本实施例提供的驱动动态开关测试电路进行验证，其中sic-bjt的spice模型为genesic公司提供的ga20jt12型号晶体管模型，其额定参数为1200v/45a，负载电流为10a，负载电压为600v，开关频率为500khz。
如图5所示为数字逻辑控制电路输入输出信号波形图和sic-bjt理想基极驱动电流ib示意图，输入信号vin为方波，由于反相器存在时间延迟，所以经过三级反相器后，输出的第一控制信号s1为略有延迟的反向方波信号，第三控制信号s3同样为反向方波信号；同样，在经过三级反相器后并联一个充电电容ct，以此产生信号延迟，通过二输入与非门产生的第二控制信号s2为脉冲信号，同时也可以调整电容大小用来控制脉冲信号宽度；其后的比较器则有信号整形和提升逻辑控制电路的带负载能力的作用。同时，本发明将三路控制信号输出端分别用反相器隔离，有效的解决了不同支路负载相互影响导致输入波形变形的问题，具体来说，第一反相器inv1输出的第三控制信号s3用于控制负脉冲支路的第三nmos管mn3；第三控制信号s3经过第二反相器inv2和第四反相器inv4构成的二级反相器(缓冲器)后，第四反相器inv4输出的第一控制信号s1用于控制恒流支路中第一pmos管mp1和第一nmos管mn1；二输入与非门nand2的输入端与第三控制信号s3和第一控制信号s1之间同样采用第三反相器inv3进行隔离，其输出的第二控制信号s2用于控制正脉冲支路中第二nmos管mn2，避免了各个信号之间因不同负载而导致波形变形。
仿真波形图如图6和图7所示，其中ib为sic-bjt的基极输入电流，vload为sic-bjt的负载电压，可以看出在本实施例提出的驱动电路中，sic-bjt的开关时间均可控制在20ns左右，能够实现快速开关器件的目的。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。