本发明涉及振荡器技术，尤其是一种快速起振的晶体振荡器、电子系统和方法。
背景技术：
石英晶体振荡器被广泛应用到现代电子产品中，它提供了数字电路的时钟和模拟电路的参考频率。通常由电子器件组成振荡器电路，再和外接的石英晶体构成晶体振荡器。其中晶体因为具有非常高的品质因数(q值)，带动振荡器电路工作在一个非常窄小的频率范围中，即电路达到谐振状态，由此提供了比较精确和稳定的时钟和频率信号。
现有的晶体振荡器的起振时间通常都在毫秒级，在需要频繁启停并且只需要短时工作的系统中，晶体振荡器起振到稳定所占据的时间在整个系统工作时间段中占据了很大的比例，耗费了较大比例的功耗，越来越成为现代低功耗电子系统降低功耗的障碍。随着通信速率的提高和计算速度的进步，真正需要处理信息和传递数据的工作时间正在不断缩减，很多需要连续运行的系统都采用短时工作，长时间休眠的方法提高效率，在休眠期让尽可能多的电路模块停止工作和耗电。由于晶体振荡器起振时间长，在需要快速响应的系统中往往不能将晶体振荡器电路纳入彻底休眠范围，只能忍受晶体振荡以及相关电路引起的功耗，否则就要在系统数据速率或响应速度等方面做出让步。总之，如何提高晶体振荡器的起振速度变成了当前低功耗电子系统的关键。
晶体振荡器的核心部分是正反馈电路，满足一定的幅度和相位条件才能工作。谐振时，晶体工作于串联谐振频率和并联谐振频率之间，表现为一个感值很大的电感。其余振荡电路表现为一个负阻和一个负载电容的串联，晶体等效电感与负载电容在希望频率处形成串联谐振，而负阻提供足够的能量起振和维持晶体及电路中的能量损耗。常见的晶体振荡器主要采用了皮尔斯结构或者其变体的三点式振荡器结构，如图1所示。图1是晶体振荡器电路，其中晶体等效成了rlc串联(即等效电阻rm、等效电容cm和等效电感lm)，再与寄生电容cp并联。振荡电路中的放大器部分必须提供足够的正反馈增益，才能引导电路最终进入稳定的振荡工作状态。
图2显示了振荡电路的等效阻抗随放大器增益gm变化的情况，当gm取最小值0或最大值∞时，阻抗实部都是0，中间取到最优值gmopt时，负阻取得最大值，并且该最大值受到了并联的寄生电容cp的制约。实际电路中寄生电容cp包括了晶体封装电容、放大器栅极电容、ic芯片管脚寄生电容以及pcb线路上的寄生电容等，这些电容并不能忽略，实际上加起来可能高达2～5pf。
因此晶体等效电路中的rlc串联支路以外所有并联的寄生电容，会限制正反馈形成的最大负阻绝对值，使得超过某一临界点后继续加大正反馈增益反而会减小负阻绝对值，因此限制了加大正反馈增益对加速起振的效果。因此需要一种技术方案来减小并联电容，从而实现完成晶体振荡功能的同时实现快速起振。
技术实现要素：
为解决上述技术问题，本发明的目的在于：提供一种能够减少并联电容从而实现快速起振的晶体振荡器、电子系统和方法。
本发明所采取的第一种技术方案是：
一种快速起振的晶体振荡器，包括：
跨导运算放大器，用于对差分输入的电压信号进行放大，并产生正向受控电流和负向受控电流；
第一受控电流输出模块，用于将所述正向受控电流和负向受控电流同时镜像到跨导运算放大器的差分输入端的一端，形成正反馈信号；
第二受控电流输出模块，用于将所述正向受控电流和负向受控电流同时镜像到跨导运算放大器的差分输入端的另一端，形成负反馈信号；
晶振单元，用于依靠所述正反馈信号产生主振荡，所述晶振单元连接在所述跨导运算放大器的差分输入端的一端与地之间；
第二电容，用于产生跟随振荡，所述第二电容连接在跨导运算放大器的差分输入端的另一端于地之间。
进一步，所述晶振单元包括晶体与第一电容，所述晶体与第一电容并联。
进一步，所述跨导运算放大器包括第零晶体管、第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第零晶体管用于设置跨导运算放大器的偏置电流，所述第一晶体管和第二晶体管构成跨导运算放大器的差分输入端，所述第三晶体管为第一晶体管的负载，所述第三晶体管与第一晶体管的连接处构成跨导运算放大器的正向输出端，所述第四晶体管为第二晶体管的负载，所述第四晶体管与第二晶体管的连接处构成跨导运算放大器的负向输出端。
进一步，所述第一受控电流输出模块包括第六晶体管和第七晶体管，其中，流经第六晶体管的电流镜像自所述跨导运算放大器产生的正向受控电流，流经第七晶体管的电流镜像自所述跨导运算放大器产生的负向受控电流，所述第六晶体管和第七晶体管的漏极均连接到跨导运算放大器的差分输入端的一端。
进一步，所述第二受控电流输出模块包括第五晶体管、第八晶体管、第九晶体管和第十晶体管，其中，流经第九晶体管的电流镜像自所述跨导运算放大器产生的正向受控电流，流经第十晶体管的电流镜像自所述跨导运算放大器产生的负向受控电流，所述第五晶体管和第八晶体管用于将跨导运算放大器产生的负向受控电流分别镜像到第七晶体管和第十晶体管。
进一步，所述第六晶体管和第七晶体管的连接处构成第一受控电流输出模块的输出端，并且流经第六晶体管的电流和流经第七晶体管的电流之差为第一受控电流输出模块的输出电流i1，所述第九晶体管和第十晶体管的连接处构成第二受控电流输出模块的输出端，并且流经第九晶体管的电流和流经第十晶体管的电流之差为第二受控电流输出模块的输出电流i2，其中，i1＝i2。
进一步，还包括可变电容，所述可变电容与第二电容并联连接，所述第一电容与第二电容的容量相同，所述晶体的寄生电容值落入所述可变电容的可调容值范围。
进一步，所述第零晶体管的栅极为偏置电压的输入端，其中，在偏置电压的输入端输入的电压值在晶体振荡器的起振过程中逐渐减小。
本发明所采用的第二种技术方案是：
一种快速起振的电子系统，包括控制电路和快速起振的晶体振荡器，所述快速起振的晶体振荡器向控制电路提供时钟信号。
本发明所采用的第三种技术方案是：
一种快速起振的方法，包括以下步骤：
采用快速起振的晶体振荡器来完成电子系统的起振。
本发明的有益效果是：包括跨导运算放大器、第一受控电流输出模块、第二受控电流输出模块、晶振单元和第二电容，本发明晶体振荡器采用镜像电流的方式，将传统晶体振荡器中限制负阻提高的电容因素进行抵消，拓展了负阻的适用范围，可以有效地加快晶体振荡器的起振速度。
附图说明
图1为传统的晶体振荡器；
图2为图1中晶体振荡器的阻抗随跨导变化轨迹图；
图3为本发明的晶体振荡器的电路原理图；
图4为本发明的晶体振荡器的等效电路图；
图5为本发明的晶体振荡器的起振时间图。
具体实施方式
参照图3，一种快速起振的晶体振荡器，包括：
跨导运算放大器21，用于对差分输入的电压信号进行放大，并产生正向受控电流和负向受控电流；
第一受控电流输出模块22，用于将所述正向受控电流和负向受控电流同时镜像到跨导运算放大器的差分输入端的一端，形成正反馈信号；
第二受控电流输出模块23，用于将所述正向受控电流和负向受控电流同时镜像到跨导运算放大器的差分输入端的另一端，形成负反馈信号；
晶振单元24，用于依靠所述正反馈信号产生主振荡，所述晶振单元连接在所述跨导运算放大器的差分输入端的一端与地之间，所述晶振单元包括晶体与第一电容，所述晶体与第一电容并联；
第二电容c2，用于产生跟随振荡，所述第二电容连接在跨导运算放大器的差分输入端的另一端于地之间。
参照图3，进一步作为优选的实施方式，所述跨导运算放大器包括第零晶体管m0、第一晶体管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4，所述第零晶体管m0用于设置跨导运算放大器21的偏置电流，所述第一晶体管m1和第二晶体管m2构成跨导运算放大器21的差分输入端，所述第三晶体管m3为第一晶体管m1的负载，所述第三晶体管m3与第一晶体管m1的连接处构成跨导运算放大器21的正向输出端，所述第四晶体管m4为第二晶体管m2的负载，所述第四晶体管m4与第二晶体管m2的连接处构成跨导运算放大器21的负向输出端。
参照图3，进一步作为优选的实施方式，所述第一受控电流输出模块22包括第六晶体管m6和第七晶体管m7，其中，流经第六晶体管m6的电流镜像自所述跨导运算放大器21产生的正向受控电流，流经第七晶体管m7的电流镜像自所述跨导运算放大器21产生的负向受控电流，所述第六晶体管m6和第七晶体管m7的漏极均连接到跨导运算放大器21的差分输入端的一端。
参照图3，进一步作为优选的实施方式，所述第二受控电流输出模块23包括第五晶体管m5、第八晶体管m8、第九晶体管m9和第十晶体管m10，其中，流经第九晶体管m9的电流镜像自所述跨导运算放大器21产生的正向受控电流，流经第十晶体管m10的电流镜像自所述跨导运算放大器21产生的负向受控电流，所述第五晶体管m5和第八晶体管m8用于将跨导运算放大器21产生的负向受控电流分别镜像到第七晶体管m7和第十晶体管m10。
参照图3，进一步作为优选的实施方式，所述第六晶体管m6和第七晶体管m7的连接处构成第一受控电流输出模块22的输出端，并且流经第六晶体管m6的电流和流经第七晶体管m7的电流之差为第一受控电流输出模块22的输出电流i1，所述第九晶体管m9和第十晶体管m10连接处构成第二受控电流输出模块23的输出端，并且流经第九晶体管m9的电流和流经第十晶体管m10的电流之差为第二受控电流输出模块23的输出电流i2，其中，i1＝i2。
参照图3，进一步作为优选的实施方式，还包括可变电容cx，所述可变电容cx与第二电容c2并联连接，所述第一电容c1l与第二电容c2的容量相同，所述晶体的寄生电容cp的值落入所述可变电容cx的可调容值范围。
参照图3，进一步作为优选的实施方式，所述第零晶体管m0的栅极为偏置电压的输入端，其中，在偏置电压的输入端输入的电压值在晶体振荡器的起振过程中逐渐减小。
一种快速起振的电子系统，包括控制电路和如图3所示的快速起振的晶体振荡器，所述快速起振的晶体振荡器向控制电路提供时钟信号。
一种快速起振的方法，包括以下步骤：
采用如图3所示的快速起振的晶体振荡器来完成电子系统的起振。
下面结合说明书附图和具体的实施例对本发明进行进一步的说明。
参照图3，本实施例提供了一种快速起振的晶体振荡器的具体实现方式，该晶体振荡器包括：跨导运算放大器21、第一受控电流输出模块22、第二受控电流输出模块23、晶振单元24、第二电容c2和可变电容cx。
在本实施例中，差分输入的跨导运算放大器21由第零晶体管m0、第一晶体管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4组成。其中，第零晶体管m0、第一晶体管m1和第二晶体管m2均为nmos晶体管，第三晶体管m3和第四晶体管m4为pmos晶体管。其中，第零晶体管m0的作用是为跨导运算放大器21提供一个偏置电压，所述第零晶体管m0的栅极受到外部电压vg控制。外部电压vg可以在晶体振荡器的起振的开始输入较大的电压，使得跨导运算放大器21的增益较高，形成的负阻较大，这时晶体振荡器快速起振。然后在起振的后期，可以逐渐减小外部电压vg以便减小增益和负阻，使得电路保持稳定的振荡。所述第零晶体管m0的源电极接地(即vss)，第零晶体管m0的漏电极分别与第一晶体管m1的源电极、第二晶体管m2的源电极连接，所述第一晶体管m1的栅极与第二晶体管m2的栅极构成跨导运算放大器21的差分输入端。所述第三晶体管m3作为负载连接在第一晶体管m1的漏电极和输入电压vdd之间；所述第四晶体管m4作为负载连接在第二晶体管m2的漏电极和输入电压vdd之间。其中，第一晶体管m1与第三晶体管m3的连接处构成跨导运算放大器21的正向输出端，第二晶体管m2和第四晶体管m4的连接处构成跨导运算放大器21的负向输出端。
在本实施例中，第一受控电流输出模块22由第六晶体管m6和第七晶体管m7组成，其中，第六晶体管m6的栅极和第三晶体管m3的栅极均与跨导运算放大器21的正向输出端连接，第六晶体管m6的漏电极和第七晶体管m7的漏电极均与第一晶体管m1的栅极连接。形成第一高阻节点a。流经第六晶体管m6的电流镜像自所述跨导运算放大器产生的正向受控电流；流经第七晶体管m7的电流镜像自所述跨导运算放大器产生的负向受控电流。
在本实施例中，第二受控电流输出模块23由第五晶体管m5、第八晶体管m8、第九晶体管m9和第十晶体管m10组成。其中，第五晶体管m5的栅极和第四晶体管m4的栅极均与跨导运算放大器21的负向输出端连接，所述第五晶体管m5的源电极与输入电压vdd连接，所述第八晶体管m8连接在第五晶体管m5的漏电极与地之间。其中，第五晶体管m5和第八晶体管m8的作用是将跨导运算放大器21的负向受控电流从pmos管等值镜像到nmos管，然后再传递到第七晶体管m7和第十晶体管m10之中。所述第九晶体管m9的栅极与第六晶体管m6的栅极连接，所述第九晶体管m9的漏电极、第十晶体管m10的漏电极均与第二晶体管m2的基极连接，形成第二高阻节点b。所述第十晶体管m10的栅极和第七晶体管m7的栅极均与第八晶体管m8的漏电极连接。
所述第六晶体管m6和第七晶体管m7的连接处构成第一受控电流输出模块22的输出端，并且流经第六晶体管m6的电流和流经第七晶体管m7的电流之差为第一受控电流输出模块22的输出电流i1。所述第九晶体管m9和第十晶体管m10的连接处构成第二受控电流输出模块23的输出端，并且流经第九晶体管m9的电流和流经第十晶体管m10的电流之差为第二受控电流输出模块23的输出电流i2，其中，i1＝i2。在实际设计中，可以将电路中镜像对应的器件采用相同的参数的器件来保证i1＝i2。
第一高阻节点a和第二高阻节点b上的电压信号反馈到跨导运算放大器的差分输入端中，在第一高阻节点a形成正反馈，在第二高阻节点b形成负反馈。
在本实施例中，所述晶振单元24包括晶体xtal和第一电容c1l，其中，晶体xtal和第一电容c1l并联连接在地和第一高阻节点a之间。并且晶体xtal和第一电容c1l依靠电路的正反馈效应产生振荡，并谐振于晶体频率上。
在第二高阻节点b连接的第二电容c2和可变电容cx产生跟随振荡，其中设置可变电容cx的目的在于方便技术人员将第二高阻节点b接入的电容调节得与第一高阻节点a接入的电容相同，使得晶体振荡器中的参数对称。本领域技术人员可以想到将第一电容c1l换成可变电容可以达到相同的效果。
本发明的工作原理是：跨导运算放大器21和第一受控电流输出模块22构成主振电路，而跨导运算放大器21和第二受控电流输出模块23构成镜像电路。其中图4中，以等效电阻rm、等效电容cm和等效电感lm以及寄生电容cp表示晶体xtal，寄生电容cp和第一电容c1l的并联值用第一并联电容c1表示，可变电容cx和第二电容c2的并联值用第二并联电容cl表示，一般情况下第一并联电容c1＝第二并联电容cl，将本发明利用电流镜像的方式产生另外一个跟随主振环路的主振荡变化的跟随振荡。如图4所示，本发明最终可以等效为负阻与电容串联的形式，不存在单独的并联电容，这种特性消除了并联电容的影响，使得负阻与跨导直接呈现线性关系，具备快速起振的特性。本发明采用镜像电流的方式将传统晶体振荡器中限制负阻提高的电容因素进行抵消，能够提升负阻的实现范围，配合可变增益，可以加快晶体振荡器的起振速度。晶体振荡器起振速度加快后，起振时间缩短，使得电子系统的有效工作时间增加，提升了电子系统的响应速度，可以改善数据传输效率。此外，缩短起振时间有利于低功耗电子系统降低功耗。
参照图5，本实施例中晶体振荡器的起振时间图，可以看出来在400us左右，本实施例的晶体振荡器可以完成起振，而传统的晶振起振时间需要达到1ms以上。
本实施例提供一种快速起振的电子系统，包括控制电路和快速起振的晶体振荡器。其中，电子系统可以是如智能手表、传感器或者其他低功耗电子系统，控制电路可以是需要工作时钟的电子电路，如含有嵌入式控制芯片的电路。
本实施例提供一种快速起振的方法，包括以下步骤：利用快速起振的晶体振荡器来完成电子系统的起振。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。