本发明涉及半导体集成电路，尤其涉及一种低噪声且抗高地弹噪声的输出驱动电路及基于该输出驱动电路的降低地弹噪声的方法。
背景技术：
电路板上的电源和封装管壳电源之间存在封装电感，封装管壳电源和半导体集成电路内部电源之间存在片上寄生电感，电路板上的地线和封装管壳地线之间存在封装电感，封装管壳线地和半导体集成电路内部地线之间存在片上寄生电感。一般来说封装电感远大于片上寄生电感，集成电路的电源线与地线中有较大的瞬态电流变化，这一瞬态电流经过封装电感产生较大的交流电压差波动，将造成半导体集成电路内部电源、内部地线电压与电路板上的电源、地线电压不同。这一现象叫做地弹效应，此效应在电源与地线中引入了地弹噪声。
io驱动电路作为ic中的一种通用电路而被广泛使用，随着现今ic功能的增加，伴随而来的是io引脚数目增加，io驱动电路的数目自然也随着增加，但是由于整个ic的引脚受限，相应的电源引脚数目往往并不能成比例的增加。由于普通的多个io驱动电路同时工作时会产生很明显的地弹噪声，当这个地弹噪声达到一定数值可能会导致接收端电路接收到错误的信号电平。其中地弹噪声公式是
目前大多数设计技术仅仅聚焦于如何降低io驱动电路工作时产生的地弹噪声，传统的单个io驱动电路如图1所示，在使能输出端oe为高电平的情况下，当数据输出端do的信号为高电平转换为低电平时，nmos管nmo1、nmos管nmo2和nmos管nmo3关断，pmos管pmo1最先导通，经过缓冲器延迟后，pmos管pmo2和pmos管pmo3随后导通,由于地弹噪声与电流变化率成正比，pmos管pmo2和pmos管pmo3随后导通后先后有电流对输出节点vout上拉，虽然电路延迟有一定的损失，但却减少了上拉电流的变化率；当数据输出端do的信号由低向高电平转换时，pmos管pmo1、pmos管pmo2和pmos管pmo3关断，nmos管nmo1最先导通，经过缓冲器延迟后，nmos管nmo2和nmos管nmo3随后导通,同样由于地弹噪声队与电流变化率成正比，nmos管nmo2开启后先有一小电流对输出节点vout下拉,之后nmos管nmo2开启再有一大电流对输出节点vout下拉，大大减少了下拉电流的变化率。但此电路依然有比较大的缺点:首先是该io驱动电路存在着pmos管pmo1、pmos管pmo2和pmos管pmo3几乎同时导通，或者nmos管nmo1、nmos管nmo2和nmos管nmo3几乎同时导通引起短时间内较大电流经过pmos管对负载电容充电或者通过nmos管对负载电容放电，从而导致产生较大的地弹噪声；其次在电路静态工作状态下，pmos管或nmos管始终保持导通，这将引入地弹噪声，也将产生较大的静态功耗。
另外，现有技术中出现的一些有意降低地弹噪声的io驱动电路设计技术，如美国专利us4880997通过控制pre-driver驱动能力使得最后一级驱动pmos管和nmos管慢慢导通，仍然不能有效地消除由于多个io驱动电路同时工作产生的地弹信号导致的输出信号电平有误现象。
技术实现要素：
为了尽可能提高io输出驱动电路本身的抗地弹噪声干扰能力，本发明提出一种低输出噪声且具有高抗电源地弹能力的io输出驱动电路，其技术方案如下：
一种低噪声且抗高地弹噪声的输出驱动电路，包括以数据输出端和使能输出端为输入的预驱动模块、pmos输入节点、与pmos输入节点相连的pmos公共节点、nmos输入节点、与nmos输入节点相连的nmos公共节点、输出节点、接地端和供电电压端；所述输出驱动电路还包括pmos驱动模块和nmos驱动模块；
所述pmos驱动模块与所述预驱动模块连接于所述pmos输入节点，使得所述pmos输入节点输入动态信号时通过动态调节pmos驱动模块的输出驱动电阻来降低地弹噪声，所述pmos输入节点输入静态信号时通过提高输出驱动电阻增强抗高地弹噪声效应；
所述nmos驱动模块与所述预驱动模块连接于所述nmos输入节点，使得所述nmos输入节点输入动态信号时通过动态调节nmos驱动模块的输出驱动电阻来降低地弹噪声，所述nmos输入节点输入静态信号时通过提高输出驱动电阻增强抗高地弹噪声效应；
其中，所述pmos驱动模块和所述nmos驱动模块连接于所述输出节点；所述动态信号为存在电平翻转的信号，所述静态信号为不出现电平翻转的信号。
进一步地，所述pmos驱动模块中包括预设数量的下降沿延时控制子模块和分为预设组数的pmos管；第一组pmos管的栅极都与所述第一反相器的输出端连接于所述pmos输入节点，而其余各组pmos管都通过其栅极对应连接一个下降沿延时控制子模块的输出端，预设数量的下降沿延时控制子模块的输入端都连接到所述pmos公共节点，使得在所述pmos公共节点输入动态信号时，所述下降沿延时控制子模块通过控制各组pmos管的导通时间来调节pmos驱动模块的输出驱动电阻来减小电流的变化率，从而降低地弹噪声；在所述pmos公共节点输入静态信号时，所述下降沿延时控制子模块通过关断各组pmos管来增大pmos驱动模块的输出驱动电阻以增强抗高地弹噪声的效应；
所述nmos驱动模块中包括预设数量的上升沿延时控制子模块和分为预设组数的nmos管；第一组nmos管的栅极都与所述第二反相器的输出端连接于所述nmos输入节点，而其余各组nmos管都通过其栅极对应连接一个上升沿延时控制子模块的输出端，预设数量的上升沿延时控制子模块的输入端都连接到所述nmos公共节点，使得在所述nmos公共节点输入动态信号时，所述下降沿延时控制子模块通过控制各组nmos管的导通时间来调节nmos驱动模块的输出驱动电阻来来减小电流的变化率，从而降低地弹噪声；在所述nmos公共节点输入静态信号时，所述下降沿延时控制子模块通过关断各组nmos管来增大nmos驱动模块的输出驱动电阻以增强抗高地弹噪声的效应；
其中，所述预设数量等于所述预设组数减去一；所述其余各组pmos管中每一组pmos管对应一个所述下降沿延时控制子模块；所述其余各组nmos管中每一组nmos管对应一个所述上升沿延时控制子模块。
进一步地，所述pmos驱动模块中包括分为预设组数的pmos管，第一组pmos管的数目比其余组pmos管的数目小，使得所述数据输出端为高电平阶段的地弹噪声降低；
所述第一组nmos管的数目比其余组nmos管的数目小，使得所述数据输出端为低电平阶段的地弹噪声降低。
进一步地，所述pmos驱动模块中所述分为预设组数的pmos管的源极都连接到所述供电电压端，其漏极都连接到所述输出节点；
所述nmos驱动模块中所述分为预设组数的nmos管的漏极都连接到所述输出节点，其源极都连接到所述接地端。
进一步地，所述预设组数的数值设置为3或大于3。
进一步地，所述下降沿延时控制子模块包括第一输入逻辑单元、低电平时延单元、第四反相器和第二或门，其中，第一输入逻辑单元的输入端连接所述pmos输入节点，第一输入逻辑单元的输出端连接低电平时延单元的输入端，低电平时延单元的输出端连接第四反相器的输入端，第一输入逻辑单元的输出端与低电平时延单元的输入端相连接的共同节点和第四反相器的输出端连接到第二或门的两个输入端，第二或门的输出端连接所述其余各组pmos管中对应的一组pmos管的栅极；
其中，第一输入逻辑单元是缓冲器或时延单元，所述低电平时延单元决定输出的低电平脉冲宽度。
进一步地，所述上升沿延时控制子模块包括第二输入逻辑单元、高电平时延单元、第五反相器和第二与门，其中，第二输入逻辑单元的输入端连接所述nmos输入节点，第二输入逻辑单元的输出端连接高电平时延单元的输入端，高电平时延单元的输出端连接第五反相器的输入端，第二输入逻辑单元的输出端与高电平时延单元的输入端相连接的共同节点和第五反相器的输出端连接到第二与门的两个输入端，第二与门的输出端连接所述其余各组nmos管中对应的一组nmos管的栅极；
其中，第二输入逻辑单元是缓冲器或时延单元，所述高电平时延单元决定输出的高电平脉冲宽度。
进一步地，所述下降沿延时控制子模块控制所述其余各组pmos管的导通时间长度和导通的起始时刻；所述上升沿延时控制子模块控制所述其余各组nmos管的导通时间长度和导通的起始时刻。
一种基于所述输出驱动电路的降低地弹噪声的方法，该方法包括：
当所述数据输出端do将上升沿信号输入所述预驱动模块时，所述pmos输入节点接收到下降沿信号，导通所述pmos驱动模块中第一组pmos管，并触发所述下降沿延时控制子模块输出低电平脉冲信号，导通其余组对应的pmos管，从而控制其余各组pmos管的导通时间长度和导通的起始时刻，通过动态调节pmos驱动模块的输出驱动电阻来降低地弹噪声；
当所述数据输出端do保持高电平状态时，所述pmos输入节点保持低电平信号，所述pmos驱动模块中第一组pmos管继续导通，而所述下降沿延时控制子模块输出高电平，关断其余组pmos管，使得所述输出驱动电路的输出驱动电阻增大，以增强抗高地弹噪声效应；
当所述数据输出端do将下降沿信号输入所述预驱动模块时，所述nmos输入节点接收到上升沿信号，导通所述nmos驱动模块中第一组nmos管，并触发所述上升沿延时控制子模块输出高电平脉冲信号，导通其余组对应的nmos管，从而控制其余各组nmos管的导通时间长度和导通的起始时刻，通过动态调节nmos驱动模块的输出驱动电阻来降低地弹噪声；
当所述数据输出端do保持低电平状态时，所述pmos输入节点保持高电平信号，所述nmos驱动模块中第一组nmos管继续导通，而所述上升沿延时控制子模块输出低电平，关断其余组nmos管，使得所述输出驱动电路的输出驱动电阻增大，以增强抗高地弹噪声效应。
相对于现有技术，本发明实施为了尽可能减少产生的地弹噪声，通过动态调整驱动pmos管和驱动nmos管的导通时间来改变输出驱动能力，减小电流变化率，从而降低io输出驱动电路所产生的地弹噪声，同时增大输入静态信号时的输出驱动电阻，提高所述输出驱动电阻的抗高地弹噪声的能力，从而保证所述输出驱动电路在各种应用条件下输出信号的准确率。
附图说明
图1为传统的单个io驱动电路示意图；
图2为本发明实施提供的一种低噪声且抗高地弹噪声的输出驱动电路示意图；
图3为本发明实施提供的下降沿延时控制子模块的电路示意图；
图4为本发明实施提供的上升沿延时控制子模块的电路示意图；
图5为本发明实施提供的输出驱动电路节点的信号时序图；
图6为现有技术中的输出驱动电路产生地弹噪声的示意图；
图7为本发明实施提供的输出驱动电路抗地弹噪声的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明：
为了尽可能减少io输出驱动电路产生的地弹噪声，最可行的方式就是尽可能减少单个io输出驱动电路工作所产生的电流变化率，并且减小电源引脚或者地引脚的寄生电感的数目，但电源引脚或者地引脚往往受制于产品封装形式无法减少，同时为了保证ic有多个功能，io输出驱动电路并行工作数目也难以减少。针对上述问题，本文提出一种新型的低噪声且抗地弹效应的输出驱动电路，本发明构思主要是动态调整驱动pmos管和驱动nmos管的导通电阻方式来实现降低输出驱动电路所产生的地弹噪声，并实现静态信号下抗高地弹噪声效应。
图1为本发明实施提供的一种低噪声且抗高地弹噪声的输出驱动电路，所述输出驱动电路还包括pmos驱动模块和nmos驱动模块；pmos驱动模块与所述预驱动模块连接于所述pmos输入节点a，使得所述pmos输入节点a输入动态信号时通过动态调节pmos驱动模块的输出驱动电阻来降低地弹噪声，所述pmos输入节点a输入静态信号时通过提高输出驱动电阻增强抗高地弹噪声效应；
nmos驱动模块与所述预驱动模块连接于所述nmos输入节点b，使得所述nmos输入节点b输入动态信号时通过动态调节nmos驱动模块的输出驱动电阻来降低地弹噪声，所述nmos输入节点b输入静态信号时通过提高输出驱动电阻增强抗高地弹噪声效应。
具体地，所述pmos驱动模块和所述nmos驱动模块连接于所述输出节点out。所述动态信号为存在高低电平翻转的信号，包括上升沿信号和下降沿信号；所述静态信号为不出现电平翻转的信号，包括高电平信号和低电平信号。
作为本发明的一种实施方式，如图1所示，所述输出驱动电路包括以数据输出端do和使能输出端oe为输入的预驱动模块，pmos输入节点a、与pmos输入节点a相连的pmos公共节点a1、nmos输入节点b、与nmos输入节点b相连的nmos公共节点b1、输出节点vout、接地端vss和供电电压端vcc；该预驱动模块中包括输出端与pmos输入节点a相连接的第一反相器inv1，以及输出端与nmos输入节点b相连接的第二反相器inv2。如图1所示，对预驱动模块作进一步的说明，数据输出端do与使能输出端oe分别连接于第一与门and1，第一与门and1的输出端连接第一反相器inv1的输入端，第一反相器inv1的输出端连接到pmos输入节点a；使能输出端oe通过第三反相器inv3连接到第一或门or1的输入端，数据输出端do连接到第一或门or1的另一个输入端，第一或门or1的输出端连接到第二反相器inv2的输入端，第二反相器inv2的输出端连接到nmos输入节点b。在使能输出端oe置高的前提下，如图4所示，当数据输出端do输出上升沿信号时，pmos输入节点a处的信号pu1为下降沿信号，nmos输入节点b处的信号pd1也为下降沿信号，但信号pd1相对于信号pu1有所延迟。如图2所示，所述输出驱动电路还包括通过所述pmos输入节点a与所述预驱动模块连接的pmos驱动模块，和通过所述nmos输入节点b与所述预驱动模块连接的nmos驱动模块。
作为本发明的一种实施方式，所述pmos驱动模块包括预设数量的下降沿延时控制子模块和分为预设组数的pmos管，所述预设组数的设置和每一组中的pmos管数目的设置都满足芯片io的实际驱动能力，其中，所述预设数量等于所述预设组数减去一；除了第一组pmos管外的其余各组pmos管中每一组pmos管对应一个下降沿延时控制子模块；在本发明实施例中，为了简化说明，预设组数设置为3，预设数量设置为2，每一组中的所有pmos管都并联连接，可简化为一个等效的pmos管，如图2所示，第一组pmos管简化为第一pmos管pm1,第二组pmos管简化为第二pmos管pm2，第三组pmos管简化为第三pmos管pm3。第一pmos管pm1的栅极与所述第一反相器inv1的输出端连接于所述pmos输入节点a。而其余组pmos管中的每一个pmos管都通过其栅极连接一个下降沿延时控制子模块的输出端，即第二pmos管pm2的栅极连接第一下降沿延时控制子模块osl1,第三pmos管pm3的栅极连接第二下降沿延时控制子模块osl2,第一下降沿延时控制子模块osl1和第二下降沿延时控制子模块osl2的输入端都连接到所述pmos公共节点a1。所述pmos输入节点a的信号pu1导通第一pmos管pm1后，信号pu1经过第一下降沿延时控制子模块osl1后驱动第二pmos管pm2，信号pu1经过第二下降沿延时控制子模块osl2后驱动第三pmos管pm3，在所述pmos输入节点a输入下降沿信号后，各组pmos管被控制导通，其中,第二pmos管pm2的导通时间宽度由第一下降沿延时控制子模块osl1限定，第三pmos管pm3的导通时间宽度由第二下降沿延时控制子模块osl2限定。
具体地，第一组pmos管中的驱动pmos管的数目设置为最少，因为这组pmos管在数据输出端do输出高电平期间，即所述pmos输入节点a为低电平期间一直是导通的，并且所述pmos输入节点a为下降沿信号时是最先导通的，根据地弹噪声公式
作为本发明的一种实施方式，所述nmos驱动模块包括预设数量的上升沿延时控制子模块和分为预设组数的nmos管，所述预设组数的设置和每一组中的nmos管数目的设置都满足芯片io的实际驱动能力，其中，所述预设数量等于所述预设组数减去一；除了第一组nmos管外的其余各组nmos管中每一组nmos管对应一个上升沿延时控制子模块；在本发明实施例中，为了简化说明，预设组数设置为3，预设数量设置为2，每一组中的所有nmos管都并联连接，可简化为一个等效的nmos管，如图2所示，第一组nmos管简化为第一nmos管nm1,第二组nmos管简化为第二nmos管nm2，第三组nmos管简化为第三nmos管nm3。第一nmos管nm1的栅极与所述第二反相器inv2的输出端连接于所述nmos输入节点b。而其余组nmos管中的每一个nmos管都通过其栅极连接一个上升沿延时控制子模块的输出端，即第二nmos管nm2的栅极连接第一上升沿延时控制子模块osh1,第三nmos管nm3的栅极连接第二上升沿延时控制子模块osh2,第一上升沿延时控制子模块osh1和第二上升沿延时控制子模块osh2的输入端都连接到所述nmos公共节点b1。所述nmos输入节点b的信号pd1导通第一nmos管nm1后，信号pd1经过第一上升沿延时控制子模块osh1后驱动第二nmos管nm2，信号pd1经过第二上升沿延时控制子模块osh2后驱动第三nmos管nm3，在所述nmos输入节点b输入上升沿信号后，各组nmos管被控制导通，其中,第二nmos管nm2的导通时间宽度由第一上升沿延时控制子模块osh1限定，第三pmos管pm3的导通时间宽度由第二上升沿延时控制子模块osh2限定。
具体地，第一组nmos管中的驱动nmos管的数目设置为最少，因为这组nmos管在数据输出端do输出高电平期间，即所述nmos输入节点b为高电平期间一直是导通的，并且所述nmos输入节点b为上升沿信号时是最先导通的，根据地弹噪声公式
所述pmos驱动模块中所述分为预设组数的pmos管的源极都连接到供电电压端vcc，其漏极都连接到输出节点out；所述nmos驱动模块中所述分为预设组数的nmos管的漏极都连接到输出节点out，其源极都连接到接地端vss；每组pmos管与对应的一组nmos管连接形成推挽输出结构以增强io输出驱动能力，而所述预设组数的数值设置为3或大于3。
如图3所示，所述下降沿延时控制子模块包括第一输入逻辑单元s1、低电平时延单元d1、第四反相器inv4和第二或门or2，该子模块是由所述pmos输入节点a处的下降沿信号触发工作的。所述下降沿延时控制子模块的逻辑结构包括：第一输入逻辑单元s1的输入端连接所述pmos输入节点a1，第一输入逻辑单元s1的输出端连接低电平时延单元d1的输入端，低电平时延单元d1的输出端连接第四反相器inv4的输入端，第一输入逻辑单元s1的输出端与低电平时延单元d1的输入端相连接的共同节点和第四反相器inv4的输出端连接到第二或门or2的两个输入端。具体地，如图2所示，当所述下降沿延时控制子模块用作第一下降沿延时控制子模块osl1时，第二或门or2的输出端连接所述第二pmos管pm2的栅极；当所述下降沿延时控制子模块用作第二下降沿延时控制子模块osl2时，第二或门or2的输出端连接所述第三pmos管pm3的栅极。其中，第一输入逻辑单元s1是缓冲器或时延单元；低电平时延单元d1直接决定了所述下降沿延时控制子模块所产生的低电平脉冲宽度，从而对所述第二pmos管pm2和所述第三pmos管pm3的导通时间产生影响，其导通时间长度可以设置相同也可以不同，这是由所述输出驱动电路的负载电容和电路工作频率共同所决定。
如图4所示，所述上升沿延时控制子模块包括第二输入逻辑单元s2、高电平时延单元d2、第五反相器inv5和第二与门and2，该子模块是由所述nmos输入节点b的上升沿信号触发工作的。所述上升沿延时控制子模块的逻辑结构包括：第二输入逻辑单元s2的输出端连接高电平时延单元d2的输入端，高电平时延单元d2的输出端连接第五反相器inv5的输入端，第二输入逻辑单元s2的输出端与高电平时延单元d2的输入端相连接的共同节点和第五反相器inv5的输出端连接到第二与门and2的两个输入端；具体地，如图2所示，当所述上升沿延时控制子模块用作第一上升沿延时控制子模块osh1时，第二与门and2的输出端连接所述第二nmos管nm2的栅极；当所述上升沿延时控制子模块用作第二上升沿延时控制子模块osh2时，第二与门and2的输出端连接所述第三nmos管nm3的栅极；其中，第二输入逻辑单元s2是缓冲器或时延单元；高电平时延单元d2直接决定了所述上升沿延时控制子模块所产生的高电平脉冲宽度，从而对所述第二nmos管nm2和所述第三nmos管nm3的导通时间产生影响，其导通时间长度可以设置相同也可以不同，这是根据所述输出驱动电路的负载电容和电路工作频率共同所决定。
图6中出现现有技术中传统的单个io驱动电路的输出节点out与接收端recevie之间包含了封装电感的输出电路示意图，对于传统的单个io驱动电路，图6中的r_mos为输出节点out输出静态的低电平或者高电平状态下的等效输出驱动电阻，l_ground为该io驱动电路的地线上的封装电感，l_pkg为该io驱动电路的电源线上的封装电感，c_load为该io驱动电路的负载电容,p_out为负载输出信号。该io驱动电路产生的地弹噪声为
当io驱动电路数目n增加时，即io驱动电路所在的半导体电路有n个输出同时发生高低电平翻转，此时该io驱动电路的地线上的封装电感l_ground的电流将变为n倍，地线上将产生较大的电压波动，同理该io驱动电路的电源线上的封装电感l_pkg也产生较大的电压波动。由图6来看，假如输出节点out上是静态低电平，则负载输出信号p_out应该是低电平，但是由于这个io驱动电路的地线是与其他大量正在产生翻转波形的io驱动电路地相连，使得这个io驱动电路的接地节点vss就会出现地弹噪声信号，这个地弹噪声信号经过nmos管下拉导通会传输出去，其幅度与接地节点vss上原来的地弹噪声信号相当，当所述负载输出信号p_out送到接收端recevie时，让接收端recevie接收到一个高电平脉冲信号v_err，从而造成接收错误，引起其他器件的误判，产生逻辑错误。
作为本发明的一种实施方式，图7中出现所述输出驱动电路的输出节点out与所述输出驱动电路所在的集成电路外部的接收端recevie之间包含了封装电感的输出电路示意图，这与图6中统的单个io驱动电路的区别在于图7中静态工作状态下的等效输出驱动电阻的阻值相对于图6的大幅度增加。图7中的r_big为所述输出驱动电路在输出节点out输出静态信号情况下的等效输出驱动电阻，l_ground为所述输出驱动电路的地线上的封装电感，l_pkg为所述输出驱动电路的电源线上的封装电感，c_load为该io驱动电路的负载电容,p_out为负载输出信号。
当所述输出驱动电路的输出节点out上是静态低电平信号时，所述输出驱动电路的地线是与同一芯片内的其他大量正在产生翻转波形的io输出驱动电路的地线相连，使得所述输出驱动电路的接地节点vss出现地弹噪声信号，这个地弹噪声信号经过所述nmos驱动模块传输出去。由于负载输出信号p_out对应的电压峰值vp与所述等效驱动输出电阻r_big的关系如下：
所以，当所述输出驱动电路的等效输出驱动电阻r_big的阻值大幅超过普通的io驱动电路的等效输出驱动电阻，也超过大部分采用低噪声设计技术的驱动电路的等效输出驱动电阻时，负载输出信号p_out对应的电压波动幅值被减弱，保证接收端recevie在输出节点out为静态低电平信号时的接收信号为低电平信号v_no_err，避免产生逻辑错误。所述输出驱动电路通过动态调整驱动pmos管和驱动nmos管的导通时间来改变所述输出驱动电阻，尤其在静态工作状态条件下只有所述第一组pmos管或所述第一组nmos管导通，而其余组mos管因为所述上升沿延时控制子模块或所述下降沿延时控制子模块的控制而关断，使得所述等效输出驱动电阻增大，从而减小负载输出信号p_out上的峰值电压波动幅值，实现抗高地弹噪声的效果。
本发明实施例提供上述的输出驱动电路工作信号时序图，如图5所示，t0时刻，所述数据输出端do将上升沿信号送入所述预驱动模块，在所述pmos输入节点a处的信号pu1为下降沿信号，所述第一pmos管pm1导通，在所述nmos输入节点b处的信号pd1也为下降沿信号，所述第一nmos管nm1关断。
如图5所示，t1时刻，所述数据输出端do保持高电平状态，所述第二pmos管pm2的栅极处的信号pu2是信号pu1经过所述第一下降沿延时控制子模块osl1的逻辑作用得到的一个下降沿信号，所述第二pmos管pm2被上拉导通，而所述第二nmos管nm2的栅极处的信号pd2为信号pd1经过所述第一上升沿延时控制子模块osh1的逻辑作用得到的低电平信号，所述第二nmos管nm2关断；t1时刻的信号pu1保持低电平，使得所述第一pmos管pm1保持导通；t1时刻的信号pd1保持低电平，使得所述第一nmos管nm1保持关断。
如图5所示，t2时刻，所述数据输出端do保持高电平状态，所述第三pmos管pm3的栅极处的信号pu3是信号pu1经过所述第二下降沿延时控制子模块osl2的逻辑作用得到的一个下降沿信号，所述第三pmos管pm3被上拉导通，而所述第三nmos管nm3的栅极处的信号pd3为信号pd1经过所述第二上升沿延时控制子模块osh2的逻辑作用得到的低电平信号，所述第三nmos管nm3关断；此时所述第三pmos管pm3上拉驱动输出节点out由低电平信号逐渐变化为高电平信号。t2时刻的信号pu1保持低电平，使得所述第一pmos管pm1保持导通；t2时刻之后的信号pu2跳变为高电平，使得所述第二pmos管pm2关断；t2时刻的信号pd1保持低电平，使得所述第一nmos管nm1保持关断；t2时刻的信号pd2保持低电平，使得所述第二nmos管nm2保持关断。
上述t0至t2时刻时间段，根据所述数据输出端do输出信号的变化，所述pmos驱动模块的输出驱动电阻随着各组pmos管的导通和关断而发生变化，其中第一组pmos管一直导通但该组pmos管数目最小，而其余组pmos管的导通与否用于辅助调节所述pmos驱动模块的输出驱动电阻，减小电流的变化率，以实现降低地弹噪声。
如图5所示，t3时刻，所述数据输出端do将下降沿信号送入所述预驱动模块，在所述pmos输入节点a处的信号pu1为上升沿信号，所述第一pmos管pm1关断，在所述nmos输入节点b处的信号pd1也为上升沿信号，所述第一nmos管nm1导通。
如图5所示，t4时刻，所述数据输出端do保持低电平状态，所述第二pmos管pm2的栅极处的信号pu2是信号pu1经过所述第一下降沿延时控制子模块osl1的逻辑作用得到的高电平信号，所述第二pmos管pm2关断，而所述第二nmos管nm2的栅极处的信号pd2为信号pd1经过所述第一上升沿延时控制子模块osh1的逻辑作用得到的上升沿信号，所述第二nmos管nm2被下拉导通；t4时刻的信号pu1保持高电平，使得所述第一pmos管pm1保持关断；t4时刻的信号pd1保持高电平，使得所述第一nmos管nm1保持导通。
如图5所示，t5时刻，所述数据输出端do保持低电平状态，所述第三pmos管pm3的栅极处的信号pu3是信号pu1经过所述第二下降沿延时控制子模块osl2的逻辑作用得到的高电平信号，所述第三pmos管pm3关断，而所述第三nmos管nm3的栅极处的信号pd3为信号pd1经过所述第二上升沿延时控制子模块osh2的逻辑作用得到的上升沿信号，所述第三nmos管nm3被下拉导通；此时所述第三pmos管pm3上拉驱动输出节点out由高电平信号逐渐变化为低电平信号。t5时刻的信号pu1保持高电平，使得所述第一pmos管pm1保持关断；t5时刻的信号pu2为高电平信号，使得所述第二pmos管pm2关断；t5时刻的信号pd1保持高电平，使得所述第一nmos管nm1保持导通；t5时刻之后的信号pd2跳变为低电平，使得所述第二nmos管nm2关断。
上述t3至t5时刻时间段，根据所述数据输出端do输出的信号变化，所述nmos驱动模块的输出驱动电阻随着各组nmos管的导通和关断而发生变化，其中第一组nmos管一直导通但该组nmos管数目最小，而其余组nmos管的导通与否用于辅助调节所述nmos驱动模块的输出驱动电阻，减小电流变化率，以实现降低地弹噪声。
具体地，只有在所述pmos公共节点a1输入信号是一个下降沿信号时，所述第一下降沿延时控制子模块osl1和所述第二下降沿延时控制子模块osl2都产生一个有效的低电平脉冲，在所述pmos公共节点a1处输入其它信号时，所述第一下降沿延时控制子模块osl1和所述第二下降沿延时控制子模块osl2都是维持高电平输出，所以意味着驱动所述第三pmos管pm3和所述第二pmos管pm2的导通时间是有限的，并且所述第三pmos管pm3和所述第二pmos管pm2的导通开始时刻都要晚于所述第一pmos管pm1。其中所述第三pmos管pm3和所述第二pmos管pm2可以同时导通，也可以有一定时延，和所述第二pmos管pm2的导通时间长度由所述第一下降沿延时控制子模块osl1所控制，所述第三pmos管pm3的导通时间长度由所述第二下降沿延时控制子模块osl2所控制的；它们的导通时间长度可以相同，也可以不同，这是由所述输出驱动电路的负载电容和工作频率在实际驱动输出的条件共同决定的。
为了减小了地弹噪声，可以通过所述第一下降沿延时控制子模块osl1和所述第二下降沿延时控制子模块osl2控制减小所述第二pmos管pm2和所述第三pmos管pm3的共同导通时间，或者通过所述第一上升沿延时控制子模块osh1和所述第二上升沿延时控制子模块osh2控制减小所述第二nmos管nm2和所述第三nmos管nm3的共同导通时间，尤其是在输入静态信号的情况下所述第二pmos管pm2、所述第三pmos管pm3、第二nmos管nm2和所述第三nmos管nm3基本不导通，从而增大所述输出驱动电路的等效驱动输出电阻，避免所述输出驱动电路的最后一级驱动时所述预设组数pmos管或nmos管几乎同时导通让较大电流经过pmos管对负载电容充电或通过nmos管对负载电容放电加大地弹噪声。
以上所描述的装置实施方式仅仅是示意性的，本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。