本发明属于电子电路技术领域，涉及一种用于产生负压的电平转换电路，尤其涉及一种适合于高速操作的负压电平转换电路。
背景技术：
电平转换电路通常将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出极的控制。通常，根据输出高压控制信号极性的不同，电平转换电路可分为负压电平转换电路和正压电平转换电路。典型的电平转换电路通过一对晶体管接收输入信号，然而，当输入信号电平大幅下降时，驱动管的驱动能力就会变差，并且电路的延迟会增加。此外，极端的电压下降可进一步造成不期望的输出信号的周期变化，甚至可能因为输入晶体管无法被极低的输入信号电压导通，而造成转化电路无法工作。而且传统的电平转换电路由于使用过多的高击穿电压管，导致转换速度比较慢。
技术实现要素：
针对上述传统电平转换电路中驱动能力差，可靠性低和转换速度慢等不足之处，本发明提供一种用于产生负压的电平转换电路，能够在没有退化可靠性的情况下实现高速操作的负压电平转换。
本发明的技术方案为：
一种用于产生负压的电平转换电路，具有双端输出，包括第一时序控制单元100、第二时序控制单元120、电平转换单元110、反相单元130和双端输出单元140，
第一时序控制单元100的输入端连接输入信号，其第一输出端连接所述电平转换单元110的第一输入端，其第二输出端连接所述电平转换单元110的第三输入端；
所述反相单元130的输入端连接输入信号，其输出端连接第二时序控制单元120的输入端；所述第二时序控制单元120的第一输出端连接所述电平转换单元110的第二输入端，其第二输出端连接所述电平转换单元110的第四输入端；
所述电平转换单元110包括第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一电容c1和第二电容c2，
第一pmos管mp1的源极作为所述电平转换单元110的第一输入端，其栅极连接第二pmos管mp2的栅极并接地vss，其漏极连接第三pmos管mp3和第一nmos管mn1的漏极以及第四pmos管mp4和第三nmos管mn3的栅极并作为所述电平转换单元110的第一输出端，第一电容c1接在所述电平转换单元110的第一输出端和地vss之间；
第二pmos管mp2的源极作为所述电平转换单元110的第二输入端，其漏极连接第四pmos管mp4和第三nmos管mn3的漏极以及第三pmos管mp3和第一nmos管mn1的栅极并作为所述电平转换单元110的第二输出端，第二电容c2接在所述电平转换单元110的第二输出端和地vss之间；
第四nmos管mn4的栅极连接第三pmos管mp3的源极并作为所述电平转换单元110的第三输入端，其漏极连接第三nmos管mn3的源极，其源极连接第二nmos管mn2的源极并连接负电压vun；
第二nmos管mn2的栅极连接第四pmos管mp4的源极并作为所述电平转换单元110的第四输入端，其漏极连接第一nmos管mn1的源极；
所述双端输出单元140包括第五nmos管mn5、第六nmos管mn6、第五pmos管mp5和第六pmos管mp6，
第五pmos管mp5的栅极连接第五nmos管mn5的栅极和所述电平转换单元110的第一输出端，其源极连接所述第二时序控制单元120的第二输出端，其漏极连接第五nmos管mn5的漏极并作为所述电平转换电路的第一输出端；
第六pmos管mp6的栅极连接第六nmos管mn6的栅极和所述电平转换单元110的第二输出端，其源极连接所述第二时序控制单元120的第二输出端，其漏极连接第六nmos管mn6的漏极并作为所述电平转换电路的第二输出端；
第五nmos管mn5和第六nmos管mn6的源极连接负电压vun。
具体的，所述第一时序控制单元100包括第七nmos管mn7、第八nmos管mn8、第七pmos管mp7和第八pmos管mp8，第七pmos管mp7的栅极连接第七nmos管mn7、第八nmos管mn8和第八pmos管mp8的栅极并作为所述第一时序控制单元100的输入端，其漏极连接第七nmos管mn7的漏极并作为所述第一时序控制单元100的第一输出端，其源极连接电源电压vdd；第七nmos管mn7的源极接地vss；第八pmos管mp8的漏极连接第八nmos管mn8的漏极并作为所述第一时序控制单元100的第二输出端，其源极连接电源电压vdd；第八nmos管mn8的源极接地vss；
第二时序控制单元120包括第九nmos管mn9、第十nmos管mn10、第九pmos管mp9和第十pmos管mp10，第九pmos管mp9的栅极连接第九nmos管mn9、第十nmos管mn10和第十pmos管mp10的栅极并作为所述第二时序控制单元120的输入端，其漏极连接第九nmos管mn9的漏极并作为所述第二时序控制单元120的第一输出端，其源极连接电源电压vdd；第九nmos管mn9的源极接地vss；第十pmos管mp10的漏极连接第十nmos管mn10的漏极并作为所述第二时序控制单元120的第二输出端，其源极连接电源电压vdd；第十nmos管mn10的源极接地vss。
具体的，所述第一时序控制单元100包括第十一nmos管mn11、第十一pmos管mp11和第一电阻r1，第十一nmos管mn11的栅极连接第十一pmos管mp11的栅极并作为所述第一时序控制单元100的输入端，其漏极连接第一电阻r1的一端并作为所述第一时序控制单元100的第二输出端，其源极接地vss；第十一pmos管mp11的漏极连接第一电阻r1的另一端并作为所述第一时序控制单元100的第一输出端，其源极连接电源电压vdd；
第二时序控制单元120包括第十二nmos管mn12、第十二pmos管mp12和第二电阻r2，第十二nmos管mn12的栅极连接第十二pmos管mp12的栅极并作为所述第二时序控制单元120的输入端，其漏极连接第二电阻r2的一端并作为所述第二时序控制单元120的第二输出端，其源极接地vss；第十二pmos管mp12的漏极连接第二电阻r2的另一端并作为所述第二时序控制单元120的第一输出端，其源极连接电源电压vdd。
一种用于产生负压的电平转换电路，具有单端输出，包括第一时序控制单元100、第二时序控制单元120、电平转换单元110、反相单元130和单端输出单元150，
第一时序控制单元100的输入端连接输入信号，其第一输出端连接所述电平转换单元110的第一输入端，其第二输出端连接所述电平转换单元110的第三输入端；
所述反相单元130的输入端连接输入信号，其输出端连接第二时序控制单元120的输入端；所述第二时序控制单元120的第一输出端连接所述电平转换单元110的第二输入端，其第二输出端连接所述电平转换单元110的第四输入端；
所述电平转换单元110包括第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一电容c1和第二电容c2，
第一pmos管mp1的源极作为所述电平转换单元110的第一输入端，其栅极连接第二pmos管mp2的栅极并接地vss，其漏极连接第三pmos管mp3和第一nmos管mn1的漏极以及第四pmos管mp4和第三nmos管mn3的栅极并作为所述电平转换单元110的输出端，第一电容c1接在所述电平转换单元110的输出端和地vss之间；
第二pmos管mp2的源极作为所述电平转换单元110的第二输入端，其漏极连接第四pmos管mp4和第三nmos管mn3的漏极以及第三pmos管mp3和第一nmos管mn1的栅极并通过第二电容c2后接地vss；
第四nmos管mn4的栅极连接第三pmos管mp3的源极并作为所述电平转换单元110的第三输入端，其漏极连接第三nmos管mn3的源极，其源极连接第二nmos管mn2的源极并连接负电压vun；
第二nmos管mn2的栅极连接第四pmos管mp4的源极并作为所述电平转换单元110的第四输入端，其漏极连接第一nmos管mn1的源极；
所述单端输出单元150包括第十三pmos管mp13、第十四pmos管mp14、第十三nmos管mn13和第十四nmos管mn14，
第十三pmos管mp13的栅极连接第十三nmos管mn13的栅极和所述电平转换单元110的输出端，其源极连接第十四pmos管mp14的源极和所述第二时序控制单元120的第二输出端，其漏极连接第十三nmos管mn13和第十四pmos管mp14的漏极并作为所述电平转换电路的输出端；
第十四nmos管mn14的栅极连接第十四pmos管mp14的栅极和所述第一时序控制单元100的第二输出端，其漏极连接第十三nmos管mn13的源极，其源极连接负电压vun。
具体的，所述第一时序控制单元100包括第七nmos管mn7、第八nmos管mn8、第七pmos管mp7和第八pmos管mp8，第七pmos管mp7的栅极连接第七nmos管mn7、第八nmos管mn8和第八pmos管mp8的栅极并作为所述第一时序控制单元100的输入端，其漏极连接第七nmos管mn7的漏极并作为所述第一时序控制单元100的第一输出端，其源极连接电源电压vdd；第七nmos管mn7的源极接地vss；第八pmos管mp8的漏极连接第八nmos管mn8的漏极并作为所述第一时序控制单元100的第二输出端，其源极连接电源电压vdd；第八nmos管mn8的源极接地vss；
第二时序控制单元120包括第九nmos管mn9、第十nmos管mn10、第九pmos管mp9和第十pmos管mp10，第九pmos管mp9的栅极连接第九nmos管mn9、第十nmos管mn10和第十pmos管mp10的栅极并作为所述第二时序控制单元120的输入端，其漏极连接第九nmos管mn9的漏极并作为所述第二时序控制单元120的第一输出端，其源极连接电源电压vdd；第九nmos管mn9的源极接地vss；第十pmos管mp10的漏极连接第十nmos管mn10的漏极并作为所述第二时序控制单元120的第二输出端，其源极连接电源电压vdd；第十nmos管mn10的源极接地vss。
具体的，所述第一时序控制单元100包括第十一nmos管mn11、第十一pmos管mp11和第一电阻r1，第十一nmos管mn11的栅极连接第十一pmos管mp11的栅极并作为所述第一时序控制单元100的输入端，其漏极连接第一电阻r1的一端并作为所述第一时序控制单元100的第二输出端，其源极接地vss；第十一pmos管mp11的漏极连接第一电阻r1的另一端并作为所述第一时序控制单元100的第一输出端，其源极连接电源电压vdd；
第二时序控制单元120包括第十二nmos管mn12、第十二pmos管mp12和第二电阻r2，第十二nmos管mn12的栅极连接第十二pmos管mp12的栅极并作为所述第二时序控制单元120的输入端，其漏极连接第二电阻r2的一端并作为所述第二时序控制单元120的第二输出端，其源极接地vss；第十二pmos管mp12的漏极连接第二电阻r2的另一端并作为所述第二时序控制单元120的第一输出端，其源极连接电源电压vdd。
其中负电压vun为整个系统工作的负电压，电源电压vdd为整个系统的低电平操作电压，地vss为整个系统的地电位。
本发明的有益效果为：本发明提供的电平转换电路在没有退化可靠性的情况下实现高速操作的负压电平转换；通过将两个时序控制单元藕接至电平转换单元提高弱驱动能力和可靠性，具有高转换速率，同时保证了电平转换输出稳定。
附图说明
图1为实施例一中提出的具有双端输出的用于产生负压的电平转换电路的结构示意图。
图2为实施例一的电平转换电路的操作时序图。
图3为实施例二中提出的具有双端输出的用于产生负压的电平转换电路的结构示意图。
图4为实施例三中提出的具有单端输出的用于产生负压的电平转换电路的结构示意图。
图5为实施例四的电平转换电路的操作时序图。
图6为实施例四中提出的具有单端输出的用于产生负压的电平转换电路的结构示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出一种用于产生负压的电平转换电路，并给出具有双端输出和单端输出的电平转换电路的实施方案。本发明提出的电平转换电路包括第一时序控制单元100、第二时序控制单元120、电平转换单元110、反相单元130和输出单元，其中输出单元根据单端输出或双端输出选择使用单端输出单元150或双端输出单元140；第一时序控制单元100的输入端连接输入信号pi，其第一输出端连接电平转换单元110的第一输入端，其第二输出端连接电平转换单元110的第三输入端；反相单元130的输入端连接输入信号pi，其输出端输出反相输入信号ni连接第二时序控制单元120的输入端；第二时序控制单元120的第一输出端连接电平转换单元110的第二输入端，其第二输出端连接电平转换单元110的第四输入端；电平转换单元110包括第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一电容c1和第二电容c2，第二nmos管mn2和第四nmos管mn4为差分输入级，第一pmos管mp1的源极作为电平转换单元110的第一输入端，其栅极连接第二pmos管mp2的栅极并接地vss，其漏极连接第三pmos管mp3和第一nmos管mn1的漏极以及第四pmos管mp4和第三nmos管mn3的栅极并作为电平转换单元110的第一输出端，第一电容c1接在电平转换单元110的第一输出端和地vss之间；第二pmos管mp2的源极作为电平转换单元110的第二输入端，其漏极连接第四pmos管mp4和第三nmos管mn3的漏极以及第三pmos管mp3和第一nmos管mn1的栅极并作为电平转换单元110的第二输出端，第二电容c2接在电平转换单元110的第二输出端和地vss之间；第四nmos管mn4的栅极连接第三pmos管mp3的源极并作为电平转换单元110的第三输入端，其漏极连接第三nmos管mn3的源极，其源极连接第二nmos管mn2的源极并连接负电压vun；第二nmos管mn2的栅极连接第四pmos管mp4的源极并作为电平转换单元110的第四输入端，其漏极连接第一nmos管mn1的源极。
反相单元130可以由一个反相器inv1组成，反相器inv1的输入端作为反相单元130的输入端，其输出端作为反相单元130的输出端，反相器inv1的电源轨为vdd和vss。
双端输出的电平转化电路如图1和图3所示，双端输出单元140包括第五nmos管mn5、第六nmos管mn6、第五pmos管mp5和第六pmos管mp6，第五pmos管mp5的栅极连接第五nmos管mn5的栅极和电平转换单元110的第一输出端，其源极连接第二时序控制单元120的第二输出端，其漏极连接第五nmos管mn5的漏极并作为电平转换电路的第一输出端；第六pmos管mp6的栅极连接第六nmos管mn6的栅极和电平转换单元110的第二输出端，其源极连接第二时序控制单元120的第二输出端，其漏极连接第六nmos管mn6的漏极并作为电平转换电路的第二输出端；第五nmos管mn5和第六nmos管mn6的源极连接负电压vun。
单端输出的电平转换电路如图4和图6所示，单端输出单元150包括第十三pmos管mp13、第十四pmos管mp14、第十三nmos管mn13和第十四nmos管mn14，第十三pmos管mp13的栅极连接第十三nmos管mn13的栅极和电平转换单元110的输出端，其源极连接第十四pmos管mp14的源极和第二时序控制单元120的第二输出端，其漏极连接第十三nmos管mn13和第十四pmos管mp14的漏极并作为电平转换电路的输出端；第十四nmos管mn14的栅极连接第十四pmos管mp14的栅极和第一时序控制单元100的第二输出端，其漏极连接第十三nmos管mn13的源极，其源极连接负电压vun。
单端输出和双端输出由电平转换单元110的两个输出端以及第一时序控制单元100和第二时序控制单元120控制；双端输出单元140由第一时序控制单元100的第二输出端和第二时序控制单元120的第二输出端以及电平转换单元110的第一输出端和第二输出端控制；单端输出单元150中，第十三nmos管mn13和第十三pmos管mp13由电平转换单元110的输出端控制，第十四nmos管mn14和第十四pmos管mp14由第一时序控制单元100的第二输出端控制。单端输出单元150相较于双端输出单元140而言具有更大的驱动能力。
本发明中的第一时序控制单元100的输入端连接输入信号pi，用于产生第一时序控制信号in1和第三时序控制信号in3；第二时序控制单元120的输入端连接输入信号的反相信号ni，用于产生第二时序控制信号in2和第四时序控制信号in4。在上升沿时，第一时序控制信号in1和第二时序控制信号in2比第三时序控制信号in3和第四时序控制信号in4压摆率高；在下降沿时，第一时序控制信号in1和第二时序控制信号in2比第三时序控制信号in3和第四时序控制信号in4压摆率低。
图1和图4给出了一种时序控制单元的电路实现结构，图3和图6给出了另一种时序控制单元的电路结构，本发明中的时序控制单元、输出单元可以与电平转换单元任意组合，如图1、图3、图4和图6给出的四个实施例中的组合形式。
电平转换单元110中，提供了对时序控制单元的额外的加强路径，通过第一pmos管mp1和第二pmos管mp2来增强输入级晶体管第三pmos管mp3和第四pmos管mp4的驱动能力。
以图1给出的实施例一中的双端输出的电平转换电路为例，本实施例的工作原理为：当输入信号pi和反相输入信号ni电平分别为vdd和vss时，第一mp1截止，第二pmos管mp2导通，经过第二电容c2稳压之后，电平转换单元110的第二输出端即节点h2变为高电平，节点h2控制第一nmos管mn1、第三pmos管mp3、第六nmos管mn6和第六pmos管mp6的栅极，之后第二nmos管mn2和第一nmos管mn1导通，得到电平转换单元110的第一输出端即节点h1电压为vun，节点h1控制第三nmos管mn3、第四pmos管mp4、第五nmos管mn5和第五pmos管mp5的栅极，通过耦合反馈加速保证了第四nmos管mn4和第三nmos管mn3的截止，进一步使节点h2为高电平vdd，最终第一输出端输出的信号po为vdd，第二输出端输出的信号no为vun。电平转换单元110通过耦合反馈提高了弱驱动能力和可靠性，保证了电平转换输出稳定。
如图2所示为图1所示的实施例一中给出的双端输出的用于产生负压的电平转换电路的操作时序图。其中，(1)当输入信号pi和反相输入信号ni电平分别为vdd和vss且vun电平为vss时，电平转换单元110的输出的两个输出信号po和no为vdd和vss；(2)当输入信号pi和反相输入信号ni电平分别为vss和vdd且vun电平为vss时，电平转换单元110的输出的两个输出信号po和no为vss和vdd；(3)当输入信号pi和反相输入信号ni电平分别为vdd和vss且vun电平为负电压时，电平转换单元110的输出的两个输出信号po和no为vdd和vun。
如图5所示为图4所示的实施例三中给出的单端输出的用于产生负压的电平转换电路的操作时序图。其中，(1)当输入信号pi和反相输入信号ni电平分别为vdd和vss且vun电平为vss时，电平转换单元110的输出po为vdd；(2)当输入信号pi和反相输入信号ni电平分别为vss和vdd且vun电平为vss时，电平转换单元110的输出po为vss；(3)当输入信号pi和反相输入信号ni电平分别为vdd和vss且vun电平为负电压时，电平转换单元110的输出po为vun。
本发明使用的nmos管和pmos管可以为ldmos、vdmos和igbt中的一种，第一电容c1、第二电容c2可以为mos连接式电容，mos为nmos或pmos晶体管。
综上所述，本发明提出的一种用于产生负压的电平转换电路，主要包括电平转换单元110、第一时序控制单元100、第二时序控制单元120、反相单元130和输出单元，同时对于输出单元本发明给出了单端输出单元150和双端输出单元140两种结构。
本发明提供的电平转换电路，能够解决传统电平转换电路中驱动能力差、可靠性不高和转换速度慢等缺点，在没有退化可靠性的情况下实现高速操作的负压电平转换。通过时序控制单元藕接至电平转换单元提高弱驱动能力和可靠性，具有高转换速率，同时保证了电平转换输出稳定；利用第一nmos管mn1、第二nmos管mn2、第三pmos管mp3和第三nmos管mn3、第四nmos管mn4、第四pmos管mp4构成的晶体管串的启动及截止控制电平转换单元的输出，防止超过晶体管的耐受电压，减小了低击穿电压晶体管的退化。
可以理解的是，本发明不限于上文示出的精确配置和组件。在不脱离权利要求书的保护范围基础上，可以对上文所述方法和结构的步骤顺序、细节及操作做出各种修改和优化。