本发明涉及集成电路技术领域，具体涉及一种阈值电压可配置的数据采样器。
背景技术
判决数字基带信号的基本过程包括抽样、判决和形成等几个步骤，抽样脉冲每隔一个码元间隔对接收信号抽样一次，然后将抽样值与判决门限进行比较：大于判决门限，判为正脉冲；小于判决门限，判为负脉冲。根据判决结果，形成与发送信号相同的脉冲波形。
数字基带信号判决电路一般都是由d触发器构成，主从d触发器是其中最常使用的一类触发器，其结构如图1所示。触发器的工作原理是：在时钟的前半个周期，主锁存器在高电平时采样输入数据，主锁存器的输出q与其输入端datain相同，而从锁存器维持上个时钟周期的输出；在时钟的后半周期，主锁存器维持前半周期采样的数据，从锁存器则采样主锁存器的输出数据，从而改变其输出的数据值。主从结构在整体上所表现出来的特性为：触发器在时钟的上升沿(或下降沿)对输入数据进行采样，输出新的数据值。
cmos逻辑的主从d触发器由两级cmos逻辑的准静态锁存器级联而成，如图2所示。对于cmos逻辑的主从d触发器，在理想的差分时钟信号的驱动下，电路能够很好地工作。但是当差分时钟信号存在交叠时，则会出现逻辑不确定、传输延时增加等问题。而且，cmos电路本身不可避免的寄生电容限制了电路的速度。
技术实现要素：
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种阈值电压可配置的数据采样器，本发明参考信号可以调节差分输入的比较阈值，实现了阈值电压可配置的特点。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：
一种阈值电压可配置的数据采样器，其特征在于：包括数据差分输入对管m1和m2，参考信号差分输入对管m5和m6，5个时钟控制开关m10，m11，m16，m17和m19，交叉耦合对m12-m13，m14-m15。
优选的，当clk为0时，pmos开关m10，m11，m17和m17导通，nmos开关m16断开，输出节点x和y被强制拉到高电平。
优选的，由于差分输入电平vin_p和vin_n的不同，流经p、q两节点电流不同，最终导致输出节点x、y的高电平有一定的电压差，此时为第一区间即复位。
优选的，当clk为1时，4个pmos开关断开，nmos开关打开，则x、y节点开始逐渐放电，而最终的放电结果取决于初始电平，此时为采样即第二区间。
优选的，当x或者y其中一个节点降低到nmos阈值电压时，则相应的nmos被关断，由于m12、m13、m14和m15组成反相器正反馈回路，因此另一节点被反相器逐渐拉到高电平，此时为再生即第三区间。
优选的，当输出节点x、y电压值稳定后，则进入判决阶段。由于采样器电路只有在clk为1时有正确的逻辑输出，因此在采样器后还需要rs锁存器恢复出正确的数据，此为第四区间。
(三)有益效果
本发明阈值电压可配置。在不考虑参考信号的影响，则流经p、q两点的电流之差是由差分输入电压差vin_p-vin_n决定，但是由于参考信号的影响，电流差实际是取决于(vin_p-vin_n)+(vref_p-vref_n)。换句话说，参考信号可以调节差分输入的比较阈值，实现了阈值电压可配置的特点。本发明电路中避免了直流通路，功耗消耗仅发生在电容充放电时刻，因此相比于其他同类产品具有低功耗的特点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的主从d触发器示意图；
图2是本发明的cmos主从d触发器结构图；
图3是本发明的阈值电压可配置的超高速采样器前端；
图4是本发明的超高速采样器整体结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图3所示的一种阈值电压可配置的数据采样器，其超高速采样器前端主要由以下几部分组成：数据差分输入对管m1和m2，参考信号差分输入对管m5和m6，5个时钟控制开关m10，m11，m16，m17和m19，交叉耦合对m12-m13，m14-m15。以下将对其工作时序进行详细说明。
整体工作时序可以分为4个时间区间：
第一区间(复位)：当clk为0时，pmos开关m10，m11，m17和m17导通，nmos开关m16断开，输出节点x和y被强制拉到高电平，由于差分输入电平vin_p和vin_n的不同(此处暂不考虑参考信号的影响)，流经p、q两节点电流不同，最终导致输出节点x、y的高电平有一定的电压差。
第二区间(采样)：当clk为1时，4个pmos开关断开，nmos开关打开，则x、y节点开始逐渐放电，而最终的放电结果取决于初始电平。
第三区间(再生)：当x或者y其中一个节点降低到nmos阈值电压时，则相应的nmos被关断，由于m12、m13、m14和m15组成反相器正反馈回路，因此另一节点被反相器逐渐拉到高电平。
第四区间(判决)：当输出节点x、y电压值稳定后，则进入判决阶段。由于采样器电路只有在clk为1时有正确的逻辑输出，因此在采样器后还需要rs锁存器恢复出正确的数据，其结构框图如图4所示。
本发明还有一大特点是阈值电压可配置。若不考虑参考信号的影响，则流经p、q两点的电流之差是由差分输入电压差vin_p-vin_n决定，但是由于参考信号的影响，电流差实际是取决于(vin_p-vin_n)+(vref_p-vref_n)。换句话说，参考信号可以调节差分输入的比较阈值，实现了阈值电压可配置的特点。值得一提的是，本发明电路中避免了直流通路，功耗消耗仅发生在电容充放电时刻，因此相比于其他同类产品具有低功耗的特点
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。