一种准单片集成氮化镓高功率放大器及组装方法与流程

本发明涉及放大器技术领域，尤其是一种准单片集成氮化镓高功率放大器及组装方法。

背景技术

氮化镓晶体管首次出现在20世纪90年代，最近几年才开始商业化应用。氮化镓的普及在于其高电流和高电压性能，这使其在微波应用和功率切换上极具价值。氮化镓技术在性能上优于其他射频技术，这是因为在给定频率下，氮化镓可以同时提供最高的功率、增益和效率组合，还因为氮化镓可在较高工作电压下工作，并且降低系统电流。

比较主流的氮化镓功率放大器，采用氮化镓内匹配功率管，研发成本较低，使用灵活，但是其缺点也比较明显：一般增益较低，只有10db左右，另外尺寸大，频段较窄，一致性差，不利于小型化，而相控阵等应用，对于芯片小型化，有很高的要求；其所用的匹配电路通常采用厚膜陶瓷工艺，精度不够高，没有精确的电容，也不利于宽带匹配。

内匹配功率管正越来越多的被氮化镓单片集成电路所取代，因为其集成度高，一致性较好，尤其是在频率较高的应用上。然而单片氮化镓集成功率放大器因为全部采用氮化镓工艺，成本高，流片周期长，一旦芯片流片回来，工作频段，功率等都已经确定，没有任何调整的余地。

技术实现要素：

本发明所要解决的技术问题在于，提供一种准单片集成氮化镓高功率放大器及组装方法，能够充分发挥各种芯片工艺的技术特点，降低氮化镓单片集成芯片的成本并且提高良率。

为解决上述技术问题，本发明提供一种准单片集成氮化镓高功率放大器，包括：砷化镓驱动芯片、氮化镓有源管芯芯片、砷化镓无源功率合成芯片、直流偏置以及控制补偿电路和散热片；砷化镓驱动芯片左边通过金丝键合与输入微带线相连，右边通过金丝键合与氮化镓有源管芯芯片相连；砷化镓无源功率合成芯片左边通过金丝键合与氮化镓有源管芯芯片相连，右侧与输出微带线相连；氮化镓有源管芯芯片位于放大器的中间，通过金丝键合与砷化镓驱动芯片和砷化镓功率合成芯片相连；直流偏置以及控制补偿电路分别与砷化镓驱动芯片和砷化镓无源功率合成芯片相连；三个芯片皆通过共晶焊烧结在同一块散热片之上。

优选的，在三颗芯片的两两相邻位置，设置有对齐标记，用于精确对齐三颗芯片，以避免因为安装时芯片相对位置发生变化而引起的性能不一致。

优选的，砷化镓驱动芯片为采用砷化镓phemt工艺制成的驱动芯片。

优选的，砷化镓驱动芯片输入端匹配至50欧姆，输出端的各端口分别匹配至氮化镓有源管芯的各组输入阻抗。

优选的，氮化镓有源管芯芯片由n组基本功率单元组成，n为偶数。

优选的，氮化镓有源管芯芯片为未匹配裸管芯，可以满足不同频率的需要。

相应的，一种准单片集成氮化镓高功率放大器的组装方法，包括如下步骤：

(1)保持安装面平整清洁；

(2)将三颗芯片与无氧铜测试版用ausn8020焊料共晶烧结，通过各自的对齐标识进行精确对齐；

(3)金丝键合，利用提前设置好程序的打丝键合机，将三颗芯片相互连接，务必保持键合打丝的形状与全波仿真设计时完全一致。

优选的，空洞率要求小于5％，尽量避免焊锡渣的形成；烧结温度在290℃±10℃，时间在25±5秒，摩擦次数4-5次。

本发明的有益效果为：本发明可以在保证性能的情况下，极大的降低氮化镓功率放大器的成本，提高氮化镓功率放大器的可靠性。

附图说明

图1为传统的氮化镓单片集成电路的使用示意框图。

图2为本发明所提出的新型多芯片功率放大器示意框图。

图3为本发明的c波段8路功率合成的准单片集成氮化镓放大器芯片的实施示意图。

图4为本发明的c波段准单片集成功放的小信号s参数仿真结果示意图。

图5为本发明的c波段准单片集成功放的饱和输出功率仿真结果示意图。

图6为本发明的c波段准单片集成功放的饱和附加效率仿真结果示意图。

具体实施方式

如图2所示，一种准单片集成氮化镓高功率放大器，包括：砷化镓驱动芯片、氮化镓有源管芯芯片、砷化镓无源功率合成芯片、直流偏置以及控制补偿电路和散热片；砷化镓驱动芯片左边通过金丝键合与输入微带线相连，右边通过金丝键合与氮化镓有源管芯芯片相连；砷化镓无源功率合成芯片左边通过金丝键合与氮化镓有源管芯芯片相连，右侧与输出微带线相连；氮化镓有源管芯芯片位于放大器的中间，通过金丝键合与砷化镓驱动芯片和砷化镓功率合成芯片相连；直流偏置以及控制补偿电路分别与砷化镓驱动芯片和砷化镓无源功率合成芯片相连；三个芯片皆通过共晶焊烧结在同一块散热片之上。

如图1所示，为传统的氮化镓单片集成功率放大器芯片，所有的驱动和匹配电路都采用氮化镓工艺制成，集成度比较高，但是成本也较高，限制了氮化镓单片集成电路的普及和使用。

我们利用本发明的核心思想，设计了一款c波段40w准单片集成氮化镓功率放大器芯片，将单片集成氮化镓功率放大器芯片的成本降低了80％。下面为详细说明。

在设计的时候，选用8单元氮化镓有源管芯组，如图3中单元2所示，各单元尺寸为8x125um，功率密度为5w/mm，使用砷化镓无源工艺进行功率合成网络设计，如图3中1所示，具体的功率合成网络设计思路在本发明中不再细述。设计完成以后，进行砷化镓驱动级的设计，驱动级有两级砷化镓phemt组成，各级尺寸分别为2×8×150um和8×8×125um。砷化镓驱动级的输入匹配电路和级间匹配网络可以采用传统的低通lcl匹配结构，这里也不再详细介绍，值得特别注意的是，此时的砷化镓驱动放大器芯片的输出匹配并不需要进行功率合成，此处可以将砷化镓驱动级芯片的第二级8个单元的输出端口，分别各自匹配到氮化镓功率管的8个输入端口，如图3中单元12所示，通过这个方法，可以省去一次功率合成以及一次功率分配，极大的降低了匹配难度和复杂度，同时也降低了匹配电路的损耗。三颗芯片之间需要使用两组8根的金丝键合在一起，两组金丝线利用全波电磁仿真软件进行电磁仿真并带入功放设计之中。

氮化镓功放因为单位面积的功率很大，需要使用特殊的安装工艺，以提高散热能力和接地性能。铜钼合金具有与氮化硅相近的热膨胀系数，因此我们选择铜钼合金载片作为三颗芯片的载体，如图3中单元4所示，烧结工艺为金锡共晶焊。共晶焊又称低熔点合金焊接，所用焊料由金和锡两种不同的金属按照80/20的配比制作，具有远低于各自熔点的合金熔点。共晶焊的热导行能远好于传统的导电胶粘合，导电性能更好。芯片电容也同样共晶焊接到铜钼合金之上，这样可以最大可能的降低氮化镓芯片的滤波电容的接地回路寄生参数。具体的微组装步骤如下：

a、务必保持安装面平整清洁；

b、将三颗芯片与无氧铜测试版用ausn8020焊料共晶烧结，通过各自的对齐标识进行精确对齐；空洞率要求小于5％，尽量避免焊锡渣的形成。烧结温度在290℃±10℃，时间在25±5秒，摩擦次数4-5次。

c、金丝键合，利用提前设置好程序的打丝键合机，将三颗芯片相互连接，务必保持键合打丝的形状与全波仿真设计时完全一致。

该组装方式可以极大的提高产品的良率和一致性，极大降低了芯片的热阻，降低了器件工作温度意味着增大了器件的可靠工作时间。

最终安装好的芯片结构框图以及芯片使用示意图如图3所示，从图中可以估测出，成本最高的氮化镓有源管芯芯片的面积只占芯片总面积的10％左右，而占总面积50％的驱动级，采用成本仅为氮化镓工艺成本八分之一的砷化镓phemt工艺；另一方面，占总面积约40％的输出匹配电路采用专用的砷化镓纯无源工艺，该工艺可以进一步将成本更低，同等面积成本仅为氮化镓工艺的十六分之一。由此可以估算，采用本方案所得的功率放大器，总成本仅为单片氮化镓集成功放芯片的17％左右；额外的成本来自两组金丝键合，这里可以采用自动键合机，确保金丝键合的一致性和可预测性。

通过上述步骤制作的准单片集成电路芯片可以像单片集成电路一样进行使用，具有极好的性能一致性，以及散热能力，可以满足射频系统小型化的需求，最重要的是极大的降低了氮化镓功率放大器的成本。图4为此实施案例的小信号s参数仿真结果，图5、图6为饱和功率仿真结果。仿真结果显示该芯片具有30db的小信号增益，饱和输出功率达46dbm，附件效率大于45％，这表明此方案完全可行。