具有顺向与逆向背栅极偏压的功率放大器渐变与功率控制的制作方法

本发明的具体实施例大体上是关于电路结构、电路处理技术，并且更特别的是，关于用于控制一或多个功率放大器(pa)电路的电路结构与方法。本文所述的各项具体实施例可在各种应用中使用，例如无线网络连结硬件的信号传输电路。

背景技术

在电气硬件中，晶体管是一种用于实施数字与模拟(digitalandanalog)电路系统设计的关键组件。大体上，晶体管包括三个电气接端(terminal)：源极、漏极与栅极。通过对栅极接端施加不同电压，可将晶体管的源极接端与漏极接端之间电流的流动切换为导通或断开。可将晶体管的栅极接端处是否存在外施电压鉴别为该晶体管的“导通”与“断开”状态。因此，举例来说，通过操纵对各晶体管的栅极所施加的电压，并且藉此影响各晶体管的源极与漏极接端之间电流的流动，晶体管可在各种电路设计中作用为切换元件。这些属性使晶体管成为功率放大电路系统中的基本组件，例如rf放大器、振荡器、滤波器等。在操作期间，放大器电路中的晶体管可具有施加至其栅极、源极及/或漏极接端的固定直流(dc)电压，同时除了该固定直流电压以外，还施加待放大的交流(ac)电压至一或多个接端。

晶体管设计与置放会影响电子电路中互连元件的电气行为。广大区域上方多个互连装置在使用方面俗称“物联网”或“iot”，是一种快速成长的电子工程领域。iot配置中的各互连装置可包括一或多个功率放大器，用以相对同一网络中的其它装置提供信号传输与接收。各装置可经结构化而以较低功率消耗操作，直到例如使用天线-收发器总成传送或接收信号为止。启动功率放大器电路进行信号传输在所属技术领域中称为功率渐变操作，具有相关联的转变时间，即功率渐变分布。就放大器的功率渐变操作缩减功率渐变时间分布是一项技术挑战。在iot系统的背景下，功率放大器输出需要在给定时间随着接收而变，从而操作期间需要实质的功率控制灵活性。过去就功率渐变时间分布与功率控制为符合这些要求所作的尝试已付出昂贵代价涉及增加电路硬件与复杂度，例如加入另外的晶片、回授回路等。其它尝试可与延迟功率输出有关联，例如其中放大器的输出电压在启动之后、稳定提升至所欲输出之前维持低电平数微秒。

技术实现要素：

本发明的第一态样提供一种电路结构，其包括：具有第一与第二晶体管的功率放大器(pa)电路，该第一与第二晶体管各包括背栅极区，其中该第一与第二晶体管各者的该背栅极区置于通过埋置型绝缘体层与半导体区隔开的掺杂衬底内；以及与该pa电路的该第一与第二晶体管的该背栅极区耦合的模拟电压源，使得该模拟电压源替代地供应顺偏压(forwardbiasvoltage)或逆偏压(reversebiasvoltage)至该pa电路的该第一与第二晶体管的该背栅极区以产生连续倾斜功率渐变分布(continuouslyslopedpowerrampingprofile)。

本发明的第二态样提供一种用于调整电路结构中功率放大的方法，该方法包括：于待用模式(dormantmode)中操作期间施加顺偏压或逆偏压至功率放大器(pa)电路中第一与第二晶体管的背栅极区，该第一与第二晶体管的该背栅极区包括通过埋置型绝缘体层与沟道区隔开的掺杂衬底；在主动模式中操作该电路结构；以及施加该顺偏压或该逆偏压其中另一者至该功率放大器(pa)电路中该第一与第二晶体管的该背栅极区，同时在该主动模式中操作该电路结构以产生连续倾斜功率渐变分布。

本发明的第三态样提供一种电路结构，其包括：具有第一与第二晶体管的功率放大器(pa)电路，该第一与第二晶体管各包括：掺质布植衬底，该掺质布植衬底界定背栅极区；置于该掺质布植衬底上的埋置型绝缘体层，以及置于该埋置型绝缘体层上的全空乏上覆半导体绝缘体(fully-depletedsemiconductor-on-insulator；简称fdsoi)层，其中该埋置型绝缘体层使该fdsoi层与该背栅极区隔开，其中该fdsoi层包括源极区、沟道区与漏极区；以及与该pa电路的该第一与第二晶体管的该背栅极区电耦合的模拟电压源，使得该模拟电压源替代地供应顺偏压或逆偏压至该pa电路的该第一与第二晶体管的该背栅极区以产生连续倾斜功率渐变分布。

附图说明

本发明的这些及其它特征经由以下本发明各项态样的详细说明，搭配绘示本发明各项具体实施例的附图，将得以更加轻易了解，其中：

图1展示习知晶体管结构的截面图。

图2根据本发明的具体实施例，展示在埋置型绝缘体层下方具有背栅极区的晶体管结构的截面图。

图3根据本发明的具体实施例，展示电路结构的示意图。

图4根据本发明的具体实施例，展示电路结构中功率比(功率渐升)之于时间的代表图。

图5根据本发明的具体实施例，展示功率渐变操作期间电压之于时间的代表图。

图6根据本发明的具体实施例，就功率校准针对三个装置展示功率输出之于背栅极电压的代表图。

图7根据本发明的具体实施例，展示另一电路结构的示意图。

图8根据本发明的具体实施例，展示又另一电路结构的示意图。

图9根据本发明的具体实施例，展示具有数字功率放大器(dpa)胞元阵列的电路结构的示意图。

图10根据本发明的具体实施例，展示用于调整功率放大的方法的说明性流程图。

注意到的是，本发明的图式不必然按照比例。该图式用意仅在于绘示本发明的典型态样，因而不应该视为限制本发明的范畴。在图式中，相同的附图标记代表该图式之间相似的元件。

具体实施方式

以下说明中参照形成该说明其中一部分的附图，并且其中举例来说，所展示的是里面可实践本指导的特定例示性具体实施例。这些具体实施例经过充分详述，使所属领域技术人员能够实践本指导，并且要理解的是，可使用其它具体实施例，并且可施作变更而不脱离本指导的范畴。因此，以下说明仅为说明性。

本发明的具体实施例是关于用于通过在功率放大器中晶体管的背栅极区施加顺偏压与逆偏压至晶体管本体来调整电路结构中功率放大的电路结构与方法。如本文中所述，「顺偏」大体上是指一种偏压(例如正极性电压)，在此偏压下，p-n或金属-半导体接面(诸如晶体管的本体内的接面)处的势垒(临限电压「vth」)降低，并且容许大电流从一个区域流动至另一区域。“逆偏”大体上是指一种偏压(例如负极性电压)，在此偏压下，p-n或金属-半导体接面处的势垒(vth)升高，并且从一个区域流动至另一区域的电流受到限制。施加顺偏压与逆偏压至背栅极区可让使用者控制功率放大器(pa)电路功率渐变的待用模式与主动模式之间的渐变时间以符合预定时间分布。若要节省空间并减少组件总数目，pa电路可包括相对于习知pa电路及/或习知晶体管的结构差异与操作差异。根据本发明施加相同电压至放大器晶体管的背栅极区可容许进一步对出自放大器电路的功率输出进行控制。

请参阅图1，将习知晶体管12绘制为实施例，用以相对于本发明的具体实施例强调结构差异与操作差异，还有其中所包括的晶体管元件。习知晶体管12举例来说，可通过习知制作技巧来制作，其可在主体硅衬底上运作。习知晶体管12从而可在衬底20中形成，其举例来说，包括一或多种半导体材料。衬底20可包括可由任何目前已知或以后才开发的半导体材料，其可包括但不限于硅、锗、碳化硅、以及那些实质由具有化学式alx1gax2inx3asy1py2ny3sby4所界定的组成物的一或多种iii-v族化合物半导体所组成者，其中x1、x2、x3、y1、y2、y3及y4代表相对比例，各大于或等于零，而且x1+x2+x3+y1+y2+y3+y4＝1(1为总相对莫耳量)。其它合适的衬底包括具有以下组成的ii-vi族化合物半导体：zna1cda2seb1teb2，其中a1、a2、b1及b2为各大于或等于零的相对比例，并且a1+a2+b1+b2＝1(1为总莫耳量)。衬底20的整体或其一部分可受应变。

习知晶体管12的源极与漏极节点s、d可耦合至衬底20之内有包括导电掺质的区域，例如：通过沟道区26隔开的源极区28与漏极区30。沟道区26上所形成的栅极区32可耦合至栅极节点g，用以控制沟道区26内导电沟道的形成。一组沟槽隔离34可由电气绝缘材料所形成，使得区域26、28、30与其它晶体管的部分侧向隔开。如图所示，沟槽隔离34在接端36与区域26、28、30及/或其它元件之间形成绝缘阻障物。习知晶体管12中各元件的进一步特征(例如：功能与材料组成)相对于放大器晶体102(图2)中的类似组件在本文中别处详述。

请参阅图2，所示为可例如在根据本发明的结构与方法中部署的放大器晶体管102的截面图。放大器晶体管102可形成有用于使跨其源极与漏极接端s、d的电阻降低的结构化特征。可在衬底120上及衬底120内形成放大器晶体管102及其组件。衬底120可包括任何目前已知或以后才开发的半导体材料，包括但不限于相对于衬底20(图1)在本文中别处所述的例示性半导体材料其中的一或多者。衬底120的替代地指认为n型或p型掺杂井区的背栅极区122可布植有用以变更其电气特性的一或多种掺杂化合物。掺杂大体上是指藉以将异物(“掺质”)添加至半导体结构用以改变其例如电阻率及/或导电率等电气特性的程序。就本文中论述掺杂特定掺杂类型(例如：p型或n型)而言，据了解，可在替代具体实施例中实施相反掺杂类型。布植是指离子朝向固体表面加速以基于所布植离子的能量穿透固体深达预定范围的程序。因此，背栅极区122可包括如同衬底120剩余部分的材料组成，但内可另外包括掺质材料。埋置型绝缘体层124在所属技术领域中亦称为“埋置型氧化物”或“box”层，可使衬底120的背栅极区122与放大器晶体管102的沟道区127隔开。埋置型绝缘体层124因此可由一或多种氧化物化合物、及任何其它目前已知或以后才开发的电气绝缘物质所组成。放大器晶体管102因此可体现为“全空乏上覆半导体绝缘体”(fdsoi)结构，可通过包括埋置型绝缘体层124、背栅极节点bg等与其它结构(例如：习知晶体管12(图1))区别，藉此容许诸如可就放大器晶体管102的背栅极区122调整电位等技术优势，如本文中别处所述。

源极/漏极区126及沟道区127可在晶体管处于导通状态时，将放大器晶体管102的源极接端128电耦合至放大器晶体管130的漏极接端130。沟道区127上方可安置栅极堆迭132，使得栅极节点g的电压透过源极/漏极区126及沟道区127控制介于源极与漏极接端128、130之间的导电率。除了用于使栅极堆迭132的(多种)导电金属与至少沟道区127隔开的栅极介电材料(以介于堆迭底端与沟道区127之间的黑影表示)以外，栅极堆迭132还可内有例如一或多种导电金属。另外，一组沟槽隔离134可使放大器晶体管102的各个区域与其它晶体管的部分电气及实体隔开。沟槽隔离134可由诸如sio2等任何绝缘材料、或具有高介电常数的“高k”介电质所组成，该高介电常数举例而言，可高于3.9。在一些情况中，沟槽隔离134可由氧化物物质所组成。适用于组成沟槽隔离134的材料举例而言，可包括二氧化硅(sio2)、氧化铪(hfo2)、矾土(al2o3)、氧化钇(y2o3)、氧化钽(ta2o5)、二氧化钛(tio2)、氧化镨(pr2o3)、氧化锆(zro2)、氧化铒(erox)、以及其它目前已知或以后才开发的具有类似特性的材料。

背栅极区122可透过衬底120内的背栅极接端136电耦合至背栅极节点bg以进一步影响放大器电路102的特性，例如穿过源极/漏极区126与沟道区127的源极与漏极接端128、130之间的导电率。在背栅极节点bg处对背栅极接端136施加电位可在背栅极区122内诱发电荷，藉此跨埋置型绝缘体层124在背栅极区122与源极/漏极区126、沟道区127之间建立电位差。除了其它效应，衬底120的背栅极区122与源极/漏极区126、沟道区127之间的电位差还可影响放大器晶体管102的临限电压，亦即用于诱发源极与漏极接端128、130之间跨源极/漏极与沟道区126、127的导电性的最小电压，如本文中所述。特别的是，相对于施加相反偏压至背栅极接端136时放大器晶体管102的临限电压，对背栅极接端136施加背栅极偏压可降低放大器晶体管102的临限电压，藉此降低源极漏极电阻并提升漏极电流。除此之外，放大器晶体管102的这种能力还可相对于习知应用及晶体管结构容许更小的宽度(节省硅面积)。在例示性具体实施例中，源极/漏极与沟道区126、127的宽度(进入及出自图页的平面)可介于大约0.3微米(μm)与大约2.4μm之间。源极与漏极接端128、130之间源极/漏极与沟道区126、127的长度(亦即，图页的平面内由左向右)举例来说，可为大约二十纳米(nm)。例如放大器晶体管102的fdsoi技术晶体管有能力对背栅极区122施加偏压以操纵放大器晶体管102的临限电压vt(即沟道形成的最小电压)。如本文中所述，背栅极区n122可容许使用者操纵渐变功率放大器输出以符合预定时间分布。背栅极区122可替代地用于将功率输出设定为精确值，举例来说，用以改善功率控制。

请参阅图3，电路结构(下文简称“电路”)200可容许使用者在例如功率放大的操作期间改变电路200的电气特性。本文所述的技术优势与特征可通过将放大器晶体管102(图2)的具体实施例用于电路200的各晶体管元件来取得。电路200可包括例如至少一个功率放大器(pa)电路202，用于将输入信号的电气输出放大，藉以产生输出信号。可将例如pa电路202的“功率放大器”或“电子放大器”定义为用于使输入信号的功率提升的电子电路或子电路，举例来说，通过将专用电源供应电压(例如图3中的「vdd」)用于增大输入信号的振幅但基本上未改变信号的形状来提升该功率。pa电路202可包括多个晶体管，用于控制穿其而过的电流，并且在实施例中，可至少包括各在分别位置处分别具有源极节点s1、s2、漏极节点d1、d2、栅极节点g1、g2、及背栅极节点bg1、bg2的第一晶体管204与第二晶体管206。因此，可将第一与第二晶体管204、206结构化为放大器晶体管102(图2)的具体实施例。各节点可连接至第一与第二晶体管204、206的结构上的对应位置，举例来说，如本文中相对于图2所述。第一与第二晶体管的背栅极节点bg1、bg2可电耦合至各晶体管204、206中背栅极区122(图2)的掺杂衬底材料，并且可通过埋置型绝缘体层124(图2)使源极/漏极与沟道区126、127(图2)隔开，亦如本文中所述。源极/漏极与沟道区126、127的形式从而可为fdsoi衬底，如本文中别处所述。pa电路202可包括如图3所示且在本文中别处所述的附加晶体管，本发明的具体实施例可透过仅电连接至pa电路202的第一与第二晶体管204、206来实施。

pa电路202可至少部分相依于其它电气元件或装置，用于影响要用pa电路202来放大的信号的输出。特别的是，一组前置放大器(ppa)电路208可电连接至pa电路202，使得出自各ppa电路208的输出界定pa电路202中第一与第二晶体管204、206的栅极节点g1、g2处的电压。前置放大器电路大体上是指将输入信号转换成更强输出信号的电路组件，举例来说，此转换是用足以顺应杂讯带来的变异或后续处理中的干扰的增益来进行。为此，各ppa电路208的输出可电耦合至pa电路202中第一与第二晶体管204、206的栅极节点g1、g2，以控制或按另一种方式影响pa电路202的电气操作。更具体来说，ppa电路208可影响电信号是否会在pa电路202操作期间通过第一与第二晶体管204、206内的沟道区(例如沟道区127(图2))或受到该沟道区阻隔。

可将pa电路202结构化以将差动输入信号(vin_a与vin_b)转换成各别输出(vout_a、vout_b)。另外，变压器210可与pa电路202电连通，以将差动输出vout_a、vout_b变换成单端功率放大器输出rfout。“变压器”大体上是指透过电磁感应在两个电路之间转移电能的电气装置，举例来说，用以使交流(ac)电压降低一所欲因子，同时反向影响输出电流的大小。变压器210从而可以是(多个)pa电路202的结构中用于产生受放大信号振幅的基本元件。如图所示，用于pa电路202的固定电压(vss)可在电压供应节点212处电耦合至第一与第二晶体管204、206的源极接端s1、s2。ppa电路208各可电耦合至晶体管204、206的栅极节点g1、g2，以基于送至ppa电路208的输入信号vin_a、vin_b产生差动输出电压vout_a、vout_b。亦可对pa电路202内的变压器210施加供应电压(vdd)，如图所示。操作期间，放大器电路202的作用可在于放大差动输入电压vin_a、vin_b以产生依预定因子放大的差动输出电压vout_a、vout_b，亦称为“功率比”。本发明的具体实施例可使pa电路202的待用与主动操作之间的渐变时间缩短，如本文中所述。

如本文中别处所提，习知的放大器电路在内有包括习知晶体管结构(例如晶体管12(图1))时，待用与主动(替代地，“非传输”与“信号传输”)模式之间的转变能力可能有限。本发明的具体实施例通过包括与第一与第二晶体管204、206的背栅极节点bg1、bg2电耦合的模拟电压源220来克服此缺点。可将模拟电压源220结构化，以例如通过与其耦合的背栅极区122(图2)，同时对第一与第二晶体管204、206的背栅极节点bg1、bg2供应偏压。按照这种方式施加偏压可缩减pa电路202的待用与主动操作模式之间的渐变时间。可在负值(例如大约-6.0伏特(v))(低功率)与正值(高或全功率)(例如大约0.75v)之间调整出自模拟电压源220的输出电压。据了解，电压值可改变以适应不同的装置及/或操作情况。为此，pa电路202可通过以例如大约-3.0v或-5.0v低功率电压至大约0v或+1.0v高功率电压的不同电压范围传送信号来提供变化的功率控制范围。pa电路202的具体实施例与习知的装置可通过结构化而有更明显的差别，使得送至pa电路202的输入电压vin未相依于出自pa电路202的输出电压，藉此避免为支援回授电路系统所需要的回授回路与架构。

请一起参阅图3至4，相对以秒(s)计的时间绘示pa电路202以分贝-毫瓦(dbm)计的功率输出的比率(例如差动输出处的vout_a、vout_b与差动输入处的vin_a、vin_b的比率)的实施例以描述电路200的不同操作模式。当电路200不需要放大功率时(例如不传送也不接收信号时)，电路200及相关结构(举例来说，如本文中所述的一或多个装置230)的操作可透过使用更少功率来继续进行。图4中所示为待用操作模式，有开始与结束时间节段，以及对应于小于零的功率比。尽管受指认为“待用”操作模式，电路200及装置230仍可继续操作，但不从pa电路202产生放大的信号。当电路200开始在主动模式中操作时(例如信号传送或接收开始进行时)，可开启pa电路202以在差动输出电压vout_a、vout_b下进行放大。待用模式下操作与主动模式中操作之间的时间期可称为渐变时间，或替代地可称为转变时间或延迟。

请一起参阅图3至5，进一步详述pa电路202的操作细节。在图5中，所示为pa电路202的模拟电压源220的输出电压(v)与时间(t)的说明性关系图。在这里，输出电压是指背栅极节点bg1与bg2电压下的背栅极电压，但在替代具体实施例及/或放大器结构中可指称为其它电压输出。若要在诸模式之间转变，模拟电压源220可施加相反偏压至晶体管(例如第一与第二晶体管204、206)的与其连接的背栅极节点bg1、bg2。对各晶体管204、206的背栅极节点bg1、bg2及对应背栅极区112(图2)施加相反偏压可加速pa电路202在产生待用功率比(例如小于零dbm)至主动模式中产生零dbm以上功率比之间的转变。同样地，后续从主动模式传输至待用操作模式可造成模拟电压源220施加原始偏压至背栅极节点bg1、bg2，并且加速其转变回到待用模式操作。在两情况中，如图5所示，对应渐变时间在大约-6.0v与大约2.0v的输出电压之间可以是例如大约3.0微秒(μs)。

如相较于可与至少三十μs的暂态期相关联的习知放大器电路，通过在操作期间对第一与第二晶体管204、206的背栅极节点bg1、bg2施加偏压，可取得图4至5中所示的渐变时间与相关联的分布。再者，如相较于功率比产生初始步级后减缓、非连续性增大或减小诸操作模式间功率比的习知结构，对pa电路202中的背栅极节点bg1、bg2施加交替的顺偏压与逆偏压，可在待用与主动模式之间产生持续倾斜的功率比变化。暂态时间因交替施加顺偏压与逆偏压至合并图2所示背栅极区及/或均等结构的背栅极节点bg1、bg2而锐减。如图所示，功率比与电压可沿着持续倾斜分布，即未经分段界定的功率转变曲线，在待用与主动操作模式之间转变。更具体而言，对pa晶体管202中晶体管204、206的背栅极区122(图2)施加顺偏或逆偏压，可防止功率比与输出电压维持单一值超过大约0.1μs。相比之下，习知的放大系统可呈现功率渐变分布，其中电压及/或功率比在稍后时间开始向上或向下倾斜之前，先维持恒定值一微秒或更多微秒。对放大器电路中晶体管的背栅极区施加顺偏与逆偏，如本文中所述，藉以在待用模式下操作与主动操作模式下操作之间产生连续倾斜功率渐变分布。

模拟电压源220可包括用于对第一与第二晶体管204、206的背栅极节点bg1、bg2控制偏压的多个子组件。举例而言，模拟电压源220可包括用于接收经编码数字输入的查询表(lut)222，该经编码数字输入举例而言，代表内有pa电路202的电子电路(例如电路200)的操作模式及/或温度。lut大体上是指对相应输出标引特定数字输入的电路组件。在实施例中，lut222可接收表示例如使用pa电路202传输电信号至或自电路200期间出现的信号传输及/或操作温度的信号。举实施例来说，操作温度介于大约摄氏-10度(℃)至大约85℃之间。因此，lut222可组配成用来输出与代表电路200内所包括及/或与之电耦合的装置230的主动或待用状态的输入相对应的“高”或“低”电压。为此，装置230可大致代表位在电路200内或与的耦合的其它电路组件、装置等，用以从事功率放大除外的操作目的(例如测量、编码、解码、及/或实施其它功能)。模拟电压源220亦可包括电气组配成用来对第一与第二晶体管204、206的背栅极节点bg1、bg2供应预定顺偏压或逆偏压(举例来说，如本文中所述的正或负电压)的数字模拟转换器(dac)224。在实施例中，lut222可在电路200与装置230未在主动模式中操作时(例如未传送及/或接收信号时)初始输出代表电路操作的“低”电压。在这种情况中，dac224可组配成用来对第一与第二晶体管204、206的背栅极节点bg1、bg2供应负偏压。当电路200及/或装置230的操作特性指出信号传输已开始进行时，lut222可输出“高”电压，并且从而造成dac224对第一与第二晶体管204、206的背栅极节点bg1、bg2供应顺偏压。据了解，可修改模拟电压源220各子组件的输入与输出电压以顺应不同的操作情境及/或电路设计。举例而言，出自dac224的输出可在用以产生逆向背栅极偏压的大约-6.0v至用以产生顺向背栅极偏压的大约+6.0v之间变化。在实施例中，从dac224输出的电压可以是用以产生逆向背栅极偏压的-2.0v至用以产生顺向背栅极偏压的+6.0v。据了解，可修改从dac224产生的顺偏与逆偏以顺应如本文中所述的不同操作温度与条件。更具体而言，dac224可将其顺偏及/或逆偏电平设定为正、零或负电压。模拟电压源220亦可包括例如在出自dac224的输出与bg节点bg1、bg2之间电耦合的一或多个滤波电路(“滤波器”)226，用以移除输出自模拟电压源220的偏压中的预定频率(例如高于、低于待滤频率目标范围、或该目标范围内的频率)。

请一起参阅图3与6，可校准模拟电压源220的lut222以补偿pa电路202及/或装置230之间的制造变异。可设计电路200以使得pa电路202在诸操作模式间转变期间的功率输出大致遵照一般操作的预定分布，例如图6的曲线「tt」。如图所示，以dbm计的功率输出可从低电平(例如大约-6.0v处的大约-60.0dbm)渐变至放大电平(例如大约0.75v处的大约20.0dbm)。然而，电路200制造期间及/或之后的非期望事件会造成功率输出偏离期望值。在一项实施例中，电路200可呈现“快速拐角”分布，例如图6的曲线「ff」，其中低电平功率输出超出其期望值(例如-40.0dbm，而不是-60.0dbm)。在另一实施例中，电路200可呈现“慢速拐角”分布，例如图6的曲线「ss」，其中低电平功率输出低于其期望值(例如-80.0dbm，而不是-60.0dbm)。若要防止操作错误及/或其它相关问题，本发明的具体实施例可在制造之后包括校准lut222以补偿呈现快速拐角或慢速拐角功率输出的电路200。在此种情况下，可调整lut222的内部逻辑以抵销改变的制造电压，并且藉此视需要向上或向下移动曲线ff或ss。此补偿是通过从ss或ff到tt的对应假想线在图6中绘示。本发明的具体实施例因此提供硬件，用于提供功率控制范围，以适应不断变化的技术应用或制造后诸个别电路200之间的变异。

请参阅图7，pa电路202亦可包括用于对功率放大提供增强型控制及/或可操作性的附加结构。特别的是，pa电路202可包括迭接式放大器配置，用以移除直接输入至输出电耦合并从而改善输入信号与输出信号之间的隔离。在此种情况下，pa电路202可包括在变压器210与第一晶体管204之间电耦合的第三晶体管234，使得第三晶体管234的漏极节点d3连接至变压器210，而第三晶体管234的源极节点s3则连接至第一晶体管204的漏极节点d1。pa电路202亦可包括在变压器210与第二晶体管206之间电耦合的第四晶体管236，使得第四晶体管236的漏极节点d4连接至变压器210的对置接端，而第四晶体管236的源极节点s4则连接至第二晶体管206的漏极节点s2。尽管加入了第三与第四晶体管234、236，pa电路202仍可基于差动输入vin_a、vin_b而产生放大的差动输出vout_a、vout_b及输出信号rfout。

请参阅图8，电路200的具体实施例可包括具有迭接式放大器的附加及/或替代电气配置。类似于本文所述的其它具体实施例，模拟电压源220可供应顺向与偏压至pa电路202中第一与第二晶体管204、206的背栅极节点bg1、bg2。模拟电压源220可在迭接式放大器配置中的四个背栅极bg1、bg2、bg3、bg4处另外或替代地电耦合至另一pa电路302。pa电路302可包括例如第一与第二晶体管304、306，各于其栅极处电耦合至ppa电路308的输出。pa电路302的变压器310可基于对ppa电路308、及pa电路302的组件的输入而产生输出信号rfout。为此，pa电路302亦可包括例如介于变压器310与第一晶体管304之间的第三晶体管334、及介于变压器310与第二晶体管306之间的第四晶体管336。第三晶体管334可于其源极或漏极区(例如源极/漏极区126(图2))处电耦合至第一晶体管304的源极或漏极区。第四晶体管336可于其源极或漏极区处电耦合至第二晶体管306的源极或漏极区，如本文中相对于图7所述。如本文所提，各晶体管304、306、334、336可包括与对应晶体管结构(举例来说，如放大器晶体管102(图2)中所示)的背栅极区112(图2)电连接的各别背栅极节点bg1、bg2、bg3、bg4。通过此配置，模拟电压源220可供应顺偏压或逆偏压至pa电路302的各晶体管304、306、334、336的背栅极节点bg1、bg2、bg3、bg4。模拟电压源220与pa电路302的背栅极节点bg1、bg2、bg3、bg4之间的连接可进一步缩减pa电路302的待用与主动操作模式之间的渐变时间。模拟电压源220可另外或替代地连接至其它放大器电路的仅两个晶体管的背栅极节点(例如pa电路202中的节点bg1、bg2)。

请参阅图9，电路200可另外或替代地包括用以支援各种产品与应用的附加放大器配置。如图所示，模拟电压源220可电耦合至数字功率放大器(dpa)胞元402阵列(分别由标示为四个402a、402b、402c、402d者构成的例示性集合)，各dpa胞元可组配成用来在电路200中提供不同的功率放大功能。dpa胞元402可从事与本文中别处所述pa电路202(图3、7至8)、302(图8)类似的技术功能，但可具有适合以特定数字电路系统形式使用的不同下层组件(例如切换式电容器)。dpa胞元402可替代地在结构及/或功能方面与本文所述的pa电路202(图3、7至8)、302(图8)部分或完全等同。各dpa胞元402可组配成用来为了传送至其它电路组件而放大数字输入信号。虽然为了例示目的而在图9中展示四个dpa胞元402，据了解，电路200仍可包括任何所欲数目的dpa胞元402，例如一个胞元、四个胞元、二十个胞元、一百个或更多个胞元等。模拟电压源220可与dpa胞元402中的各pa电路404a、404b、404c、404d平行电耦合。各dpa胞元402亦可包括控制开关(图9及下文中简称「开关」)406a、406b、406c、406d。开关406可各别支配其各别dpa胞元402的操作，使得其它电路组件可基于使用者输入或操作条件而在各dpa胞元402处启用或停用放大。

请参阅图4、7、8及10，本发明的具体实施例包括例如透过本文所述电路200(图3、7至9)的操作来调整电路结构中功率放大的方法。根据本发明的方法可包括例如步骤s1对pa电路202、302中的背栅极节点bg1、bg2、bg3及/或bg4施加初始偏压。步骤s1中对背栅极节点bg1、bg2、bg3及/或bg4施加初始偏压可包括例如将初始电压从模拟电压源220传送至pa电路202、302。

步骤s1中施加初始偏压之后，本发明的具体实施例可包括接着在步骤s2于待用模式下操作电路200及/或(多个)相关装置230，例如进行一或多种操作性功能，但未从同一网络中的其它装置传输及/或接收信号。电路200及/或装置230于待用模式下操作期间，模拟电压源可接着以模拟电压源220将步骤s1的初始偏压施加至pa电路202的第一与第二晶体管204、206(替代地，pa电路302的晶体管304、306)的背栅极区(例如背栅极节点bg1、bg2)。因此，据了解，可循序及/或同时实施步骤s1、s2以顺应电路200的结构及/或使用者偏好。如本文中别处所述，各晶体管可经结构化而包括通过埋置型绝缘体层124(图2)与源极/漏极和沟道区126、127(图2)隔开的掺杂衬底材料的背栅极区112(图2)。步骤s2里电路200及/或装置230于待用模式下操作期间，偏压可以是例如大约+2.0v的电压或大约-6.0v的相反极性电压。如本文中别处所述，本发明的具体实施例可包括在步骤s1中施加顺偏或逆偏之前先调整从模拟电压源220产生的功率输出及/或高与低电压。特别的是，在本发明的具体实施例中，初步动作可包括抵销出自lut222的功率输出以补偿快速拐角、慢速拐角、及/或其它制造或操作变异。在又其它具体实施例中，根据本发明的初步动作可包括调整高与低功率电压输出以顾及不同操作情况(例如温度差异)及/或装置结构。

电路200与装置230可随后开始从同一网络中的其它装置传输及/或接收信号，本文中别处称为于主动模式中操作。根据本发明的方法因此可包括步骤s3，判断电路200与电路230是否已开始于主动模式中操作。步骤s3中的判断可基于本文中所述的一或多项准则及/或按另一种方式对应于利用电路200将功率输出放大。举例来说，步骤s3可包括向电压源220传讯(例如利用lut222)电路200已开始于其主动模式中操作。可直接编码及/或从其它操作特性(例如电路200及/或装置230的温度超出临限值)推导此传讯。用于指出主动模式中操作的临限温度可包括例如自大约-10.0℃至大约85.0℃。倘若待用模式下操作持续进行(即步骤s3结果为“否”)，方法流程可返回到步骤s2，在待用模式下操作电路200与装置230。除了本文中所述的实施例以外，待用操作模式还大致对应于每dbm具有低功率的任何操作条件，而主动操作模式大致对应于全功率或全功率的预定部分。

倘若电路200开始于主动模式中操作(即步骤s3结果为“是”)，流程可进入其它步骤，用于缩减待用模式下操作与主动模式中操作之间的渐变时间。在这种情况下，流程可进入步骤s4，利用模拟电压源220施加相反(顺或逆)偏压(例如利用模拟电压源220)至背栅极节点bg1、bg2、bg3及/或bg4，以缩减pa电路202、302产生足以进行信号传送及/或接收的功率输出之前的暂态时间期。流程从而可在步骤s5包括在对pa电路202、302中对应晶体管的背栅极节点bg1、bg2、bg3及/或bg4施加相反偏压之后及/或与之同时使电路200于其主动模式中操作。根据本发明的方法可接着完结(“完成”)或返回到步骤s3判断电路200是否继续于主动模式中操作或返回到于待用模式下操作。因此，根据本发明的方法可进入连续回圈以顺应电路200的待用与主动模式。

本发明的各项具体实施例已为了说明而介绍，但不是意味着穷举或受限于所揭示的具体实施例。许多修改及变例对所属领域技术人员将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中使用的术语是为了最佳阐释具体实施例的原理、对市场出现的技术所作的实务应用或技术改良、或让所属领域技术人员能够理解本文中所揭示的具体实施例而选择。