一种驱动电路的制作方法

本发明涉及集成电路技术领域，尤其涉及到一种驱动电路。

背景技术：

现有技术为了提高输出驱动能力大都采用逐级放大的方式，这样做会使得管子占有的面积很大。

技术实现要素：

本发明旨在解决现有技术的不足，提供一种可以提高输出驱动能力的驱动电路。

一种驱动电路，包括第一或非门、第一反相器、第一与非门、第二反相器、第一pmos管和第一nmos管：

所述第一或非门的一输入端接输入vin，另一输入端接所述第二反相器的输出端和所述第一nmos管的栅极，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一或非门的输出端，输出端接所述第一pmos管的栅极和所述第一与非门的一输入端；所述第一与非门的一输入端接输入vin，另一输入端接所述第一反相器的输出端和所述第一pmos管的栅极，输出端接所述第二反相器的输入端；所述第二反相器的输入端接所述第一与非门的输出端，输出端接所述第一或非门的一输入端和所述第一nmos管的栅极；所述第一pmos管的栅极接所述第一反相器的输出端和所述第一与非门的一输入端，漏极接所述第一nmos管的漏极并作为输出端vout，源极接电源电压vcc；所述第一nmos管的栅极接所述第一或非门的一输入端和所述第二反相器的输出端，漏极接所述第一pmos管的漏极并作为输出端vout，源极接地。

当输入vin为高电平时，所述第一pmos管的栅极为高电平，所述第一nmos管的栅极为高电平，所述第一nmos管导通，输出vout为低电平；当输入vin为低电平时，所述第一nmos管的栅极为低电平，所述第一pmos管的栅极为低电平，所述第一pmos管导通，输出vout为高电平；所述第一pmos管和所述第一nmos管是实际进行下一级驱动的管子，可以通过设置所述第一pmos管和所述第一nmos管的宽长比提高驱动能力；同时由于所述第一nmos管导通时是在所述第一pmos管完全关闭时才导通的，还有所述第一pmos管导通时是在所述第一nmos管完全关闭时才导通的，这样就避免了所述第一pmos管和所述第一nmos管同时导通而损坏的后果。

附图说明

图1为本发明的驱动电路的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

一种驱动电路，如图1所示，包括第一或非门10、第一反相器20、第一与非门30、第二反相器40、第一pmos管50和第一nmos管60：

所述第一或非门10的一输入端接输入vin，另一输入端接所述第二反相器40的输出端和所述第一nmos管60的栅极，输出端接所述第一反相器20的输入端；所述第一反相器20的输入端接所述第一或非门10的输出端，输出端接所述第一pmos管50的栅极和所述第一与非门30的一输入端；所述第一与非门30的一输入端接输入vin，另一输入端接所述第一反相器20的输出端和所述第一pmos管50的栅极，输出端接所述第二反相器40的输入端；所述第二反相器40的输入端接所述第一与非门30的输出端，输出端接所述第一或非门10的一输入端和所述第一nmos管60的栅极；所述第一pmos管50的栅极接所述第一反相器20的输出端和所述第一与非门30的一输入端，漏极接所述第一nmos管60的漏极并作为输出端vout，源极接电源电压vcc；所述第一nmos管60的栅极接所述第一或非门10的一输入端和所述第二反相器40的输出端，漏极接所述第一pmos管50的漏极并作为输出端vout，源极接地。

当输入vin为高电平时，所述第一pmos管50的栅极为高电平，所述第一nmos管60的栅极为高电平，所述第一nmos管60导通，输出vout为低电平；当输入vin为低电平时，所述第一nmos管60的栅极为低电平，所述第一pmos管50的栅极为低电平，所述第一pmos管50导通，输出vout为高电平；所述第一pmos管50和所述第一nmos管60是实际进行下一级驱动的管子，可以通过设置所述第一pmos管50和所述第一nmos管60的宽长比提高驱动能力；同时由于所述第一nmos管60导通时是在所述第一pmos管50完全关闭时才导通的，还有所述第一pmos管50导通时是在所述第一nmos管60完全关闭时才导通的，这样就避免了所述第一pmos管50和所述第一nmos管60同时导通而损坏的后果。

技术特征：

技术总结
本发明公开了一种驱动电路。一种驱动电路包括第一或非门、第一反相器、第一与非门、第二反相器、第一PMOS管和第一NMOS管。利用本发明提供的驱动电路，在提高输出驱动能力的前提下所占用的面积大大降低。

技术研发人员：齐盛
受保护的技术使用者：杭州展虹科技有限公司
技术研发日：2018.10.05
技术公布日：2019.03.15