一种极低功耗石英晶体振荡电路的制作方法

本发明涉及微电子技术领域，尤其是一种极低功耗石英晶体振荡电路。

背景技术：

石英实时时钟是现实生活中普遍应用的时间计量系统，具有时间精度高、一致性好、成本优势明显等优点。已广泛的应用与各种手表、时间显示、计时收费、标准时间、分时计量等领域。随着石英成本的逐渐降低及半导体技术的高速发展，石英震荡时钟系统将逐渐取代传统的时钟系统成为主流的实时时钟计量系统。目前采用铝栅工艺制成的晶体谐振电路，其计时一致性差、电路调节能力不足、功耗较高，成为目前实时时钟计量系统的瓶颈。

业内进行了研究，例如我司于2015年研发并公开了一种极低功耗石英晶体振荡电路，详见中国专利一种极低功耗石英晶体振荡电路，申请号201510249942.8或者专利号201520315978.7。

该技术方案的缺陷在于：

主电路和运算放大器共用一部分mos管，详见其实施例和说明书附图“一种极低功耗石英晶体振荡电路……第一n型mos管nm1的漏极、第一n型mos管nm1的栅极、第二n型mos管nm2的栅极连接；第二n型mos管nm2的漏极与运算放大器(opa)的反向输入端、第一p型mos管pm1的漏极、第一p型mos管pm1的栅极、第二p型mos管pm2的栅极连接；第二p型mos管pm2的漏极与运算放大器的偏置段连接；第三p型mos管pm3的栅极与石英晶振的左端、第四n型mos管nm4的栅极连接；第三p型mos管pm3的漏极与石英晶振的右端、第四n型mos管nm4的漏极、延迟单元左端连接；第四n型mos管nm4的源级与运算放大器的正向输入端、第三n型mos管nm3的漏级连接”，“所述运算放大器……第一n型mos管nm1的栅极与第一n型mos管nm1的漏级、第二n型mos管nm2的栅极、第二p型mos管pm2的漏极连接；第二n型mos管nm2的漏极与第三p型mos管pm3的漏极、该运算放大器的输出端vout连接；第二p型mos管pm2的栅极与运算放大器的正向输入端vip连接；第三p型mos管pm3的栅极与运算放大器的反向输入端vin连接；第二p型mos管pm2的源级与第三p型mos管pm3的源级、第一p型mos管pm1的漏级连接”。导致部分mos管压降很大或者经常互相干扰。

技术实现要素：

针对现有技术的不足，本发明提供一种电路结构简单，用于芯片制造时成本低的具有高阶补偿的基准电压源，能够分别对基准电压的高温、低温部分进行补偿，得到一个低温度系数的基准电压，有效提高基准电压源的精度。

本发明的技术方案为：

所述极低功耗石英晶体振荡电路包括4个p型mos管，4个n型mos管，1个反相器，1个延迟单元(delay)，1个运算放大器(opa)，2个电流源(ih，il)，两个开关(s1，s2)其电路连接方式为：

电流源ih的下端与开关s1的上端连接；电流源il的下端与开关s2的上端连接；开关s1的下端与开关s2的下端、第一n型mos管nm1的漏极、第一n型mos管nm1的栅极、第二n型mos管nm2的栅极连接；第二n型mos管nm2的漏极与运算放大器(opa)的反向输入端、第一p型mos管pm1的漏极、第一p型mos管pm1的栅极、第二p型mos管pm2的栅极连接；第二p型mos管pm2的漏极与运算放大器的偏置段连接；第三p型mos管pm3的栅极与石英晶振的左端、第四n型mos管nm4的栅极连接；第三p型mos管pm3的漏极与石英晶振的右端、第四n型mos管nm4的漏极、延迟单元左端连接；第四n型mos管nm4的源级与运算放大器的正向输入端、第三n型mos管nm3的漏级连接；第三n型mos管nm3的栅极与运算放大器的输出端、第四p型mos管pm4的漏级连接；第四p型mos管pm4的栅极与延迟单元的右端、反相器的输入端、开关s1的控制端连接；反相器的输出端与开关s2的控制端连接；

电流源ih的上端、电流源il的上端、第一p型mos管pm1的源级、第二p型mos管pm2的源级、第三p型mos管pm3的源级、第四p型mos管pm4的源级与电源vdd连接；

第一n型mos管nm1的源级、第二n型mos管nm2的源级、第三n型mos管nm3的源级与地gnd连接；

所述运算放大器为折叠式共源共栅放大器，包括3个p型mos管、2个n型mos管，其电路连接方式为：

第五n型mos管nm5的栅极与第五n型mos管nm5的漏级、第六n型mos管nm6的栅极、第六p型mos管pm6的漏极连接；第六n型mos管nm6的漏极与第七p型mos管pm7的漏极、该运算放大器的输出端vout连接；第六p型mos管pm6的栅极与运算放大器的正向输入端vip连接；第七p型mos管pm7的栅极与运算放大器的反向输入端vin连接；第六p型mos管pm6的源级与第七p型mos管pm7的源级、第五p型mos管pm5的漏级连接；第五p型mos管pm5的栅极与偏置电压vbp连接；

第五p型mos管mp5的源极电源vdd连接；

第五n型mos管nm5的源极、第六n型mos管nm6的源极地gnd连接。

在其中一个实施例中，所述延时单元包括输入端a、输出端b、4个非门芯片、两个电位器和两个电容，所述极低功耗石英晶体振荡电路的电源vdd分别连接第一电位器r1的输入端和第二电位器r2的输入端，所述第一电位器r1的输出端分别连接第一非门芯片cd1的输出端、第二非门芯片cd2的输入端和第一电容c1的正极，输入端a连接第一非门芯片cd1的输入端，第一电容c1的负极接地，所述第二电位器r2的输出端分别连接第二非门芯片cd2的输出端、第三非门芯片cd3的输入端和第二电容c2的正极，第二电容c2的负极接地，所述第三非门芯片cd3的输出端连接第四非门芯片cd4的输入端，所述第四非门芯片cd4的输出端连接输出端b。输入与输出之间的间隔最低120us，最高132us；而且间隔时间可以通过调节两个电位器来调整。

进一步地，所述非门芯片为cd4011芯片。

本发明的有益效果为：将电路的工作分为两个阶段，起振阶段电路的功耗较大，完成电路在各种复杂条件下的起振，待电路正常工作之后，电路的功耗通过控制尾电流和振荡器的振幅，减小电路功耗，可将振荡器的工作电流降低到200na以下，维持电路的正常工作；同时内部集成运算放大器，延迟单元，高精度电流源和石英起振电路大大减小了系统的器件开销但杜绝互相的冲突和干扰。

附图说明

图1为本发明的结构示意图；

图2为本发明运算放大器的电路图；

图3为实施例2的延时单元的电路图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步说明：

实施例1

如图1、2所示，所述极低功耗石英晶体振荡电路包括4个p型mos管，4个n型mos管，1个反相器，1个延迟单元(delay)，1个运算放大器(opa)，2个电流源(ih，il)，两个开关(s1，s2)其电路连接方式为：

电流源ih的下端与开关s1的上端连接；电流源il的下端与开关s2的上端连接；开关s1的下端与开关s2的下端、第一n型mos管nm1的漏极、第一n型mos管nm1的栅极、第二n型mos管nm2的栅极连接；第二n型mos管nm2的漏极与运算放大器(opa)的反向输入端、第一p型mos管pm1的漏极、第一p型mos管pm1的栅极、第二p型mos管pm2的栅极连接；第二p型mos管pm2的漏极与运算放大器的偏置段连接；第三p型mos管pm3的栅极与石英晶振的左端、第四n型mos管nm4的栅极连接；第三p型mos管pm3的漏极与石英晶振的右端、第四n型mos管nm4的漏极、延迟单元左端连接；第四n型mos管nm4的源级与运算放大器的正向输入端、第三n型mos管nm3的漏级连接；第三n型mos管nm3的栅极与运算放大器的输出端、第四p型mos管pm4的漏级连接；第四p型mos管pm4的栅极与延迟单元的右端、反相器的输入端、开关s1的控制端连接；反相器的输出端与开关s2的控制端连接；

电流源ih的上端、电流源il的上端、第一p型mos管pm1的源级、第二p型mos管pm2的源级、第三p型mos管pm3的源级、第四p型mos管pm4的源级与电源vdd连接；

第一n型mos管nm1的源级、第二n型mos管nm2的源级、第三n型mos管nm3的源级与地gnd连接；

所述运算放大器为折叠式共源共栅放大器，包括3个p型mos管、2个n型mos管，其电路连接方式为：

第五n型mos管nm5的栅极与第五n型mos管nm5的漏级、第六n型mos管nm6的栅极、第六p型mos管pm6的漏极连接；第六n型mos管nm6的漏极与第七p型mos管pm7的漏极、该运算放大器的输出端vout连接；第六p型mos管pm6的栅极与运算放大器的正向输入端vip连接；第七p型mos管pm7的栅极与运算放大器的反向输入端vin连接；第六p型mos管pm6的源级与第七p型mos管pm7的源级、第五p型mos管pm5的漏级连接；第五p型mos管pm5的栅极与偏置电压vbp连接；

第五p型mos管mp5的源极电源vdd连接；

第五n型mos管nm5的源极、第六n型mos管nm6的源极地gnd连接。

实施例1工作原理：

石英晶体在起振阶段以较大的电流工作。当石英晶体稳定振荡一定时间后，通过减小石英晶体振荡放大器的尾电流，使石英晶体在纳安级工作电流下稳定振荡。

1.石英晶体的振荡放大电路是由pm3和nm4管构成，这两个管子的工作电流是由nm3管的漏极电流和漏极电压决定；

2.在石英晶体的起振阶段，nm1管的漏极电流是由电流较大的电流源ih供给；

3.在石英晶体的起振阶段，vc1端为低电平，pm4管导通，这时nm3管的栅极电压为vdd，从而使石英晶体的振荡放大电路工作在较大工作电流下；

4.nm1管和nm2管以及pm1管和pm2管构成电流镜给运算放大器opa提供偏置电流；

5.运算放大器opa与nm3管构成负反馈，运算放大器opa的输出端接nm3管的栅极；

6.当石英晶体稳定振荡一定时间后，vc1端变为高电平，pm4管截止；nm3管的栅极电压由运算放大器opa的输出决定；

7.当石英晶体稳定振荡一定时间后，nm1管的漏极电流是由电流很小的电流源il供给，从而使运算放大器opa的负极输入端电压升高，这导致nm3管的栅极电压减小，漏极电压升高；

8.nm3管的漏极电压升高导致振荡放大电路pm3和nm4管的工作电流减小，从而使石英晶体振荡电路在极低工作电流下工作。

实施例2

如图2所示，所述延时单元包括输入端a、输出端b、4个非门芯片、两个电位器和两个电容，所述极低功耗石英晶体振荡电路的电源vdd分别连接第一电位器r1的输入端和第二电位器r2的输入端，所述第一电位器r1的输出端分别连接第一非门芯片cd1的输出端、第二非门芯片cd2的输入端和第一电容c1的正极，输入端a连接第一非门芯片cd1的输入端，第一电容c1的负极接地，所述第二电位器r2的输出端分别连接第二非门芯片cd2的输出端、第三非门芯片cd3的输入端和第二电容c2的正极，第二电容c2的负极接地，所述第三非门芯片cd3的输出端连接第四非门芯片cd4的输入端，所述第四非门芯片cd4的输出端连接输出端b。输入与输出之间的间隔最低120us，最高132us；而且间隔时间可以通过调节两个电位器来调整。本实施例中输入端a连接石英晶振的右端，输出端b连接反相器的输入端。

所述非门芯片为cd4011芯片。其他结构与实施例1相同。

本实施例的好处在于，可以更加细致的调整延迟的时间。

上述实施例和说明书中描述的只是说明本发明的原理和最佳实施例，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。