本实用新型涉及振荡器频率输出设计领域，尤其涉及一种共用振荡器频率输出电路及系统。
背景技术：
目前，对灯串的控制应用中，主要是在灯串应用电路中采用含有地址信号匹配的芯片，然后通过外部控制器发出不同的编码信号，经由芯片内部电路解码后，匹配到对应的闪法控制信号以控制灯串的闪烁顺序，
然而，通过外部控制器发出不同的编码信号时，解码电路的时钟信号与编码信号严格匹配才能达到芯片达到同步，此时需要同时输入控制信号和时钟信号，将会使得芯片内部电路变得复杂，大大增加了芯片的制造成本。
技术实现要素：
本实用新型的目的在于提供一种共用振荡器频率输出电路及系统，旨在解决通过外部控制器发出不同编码信号时，解码电路的时钟信号与编码信号严格匹配才能达到芯片达到同步，此时需要同时输入控制信号和时钟信号，将会使得芯片内部电路变得复杂导致芯片成本增加的问题。
本实用新型实施例提供的一种共用振荡器频率输出电路，所述共用振荡器频率输出电路分别与外部频率信号源以及内部频率信号源连接，所述共用振荡器频率输出电路包括：
与所述外部频率信号源连接，用于对所述外部频率信号源输出的外部频率信号进行检测，并输出第一触发信号以及第一复位信号的外部频率信号检测模块；
与所述内部频率信号源以及所述外部频率信号检测模块连接，用于对所述内部频率信号源输出的内部频率信号进行检测，并输出第一振荡器信号、第二振荡器信号以及第二触发信号的内部频率信号检测模块；
与所述外部频率信号检测模块以及所述内部频率信号检测模块连接，用于根据所述第一振荡器信号、所述第二振荡器信号以及所述第一复位信号输出第一周期复位信号的复位信号处理模块；
与所述外部频率信号源、所述外部频率信号检测模块、所述内部频率信号源、所述内部频率信号检测模块以及所述复位信号处理模块连接，用于根据所述第一触发信号、所述第二触发信号、所述内部频率信号以及所述外部频率信号输出第一频率信号、第二频率信号、第三频率信号以及第二复位信号的信号选择处理模块。
可选的，所述外部频率信号检测模块包括外部频率信号输入端、第二复位信号输入端、第一触发信号输出端以及第一复位信号输出端；
所述外部频率信号输入端与所述外部频率信号源连接，所述外部频率信号检测模块还包括：第一开关管、第一反相器、第二反相器、第一计数单元以及第二十一触发器；
所述第一开关管的电流输入端与第一供电电源连接，所述第一开关管的电流输出端以及所述第一反相器的输入端共接作为所述外部频率信号检测模块的所述外部频率信号输入端，所述第一反相器的输出端、所述第二反相器的输入端以及所述第一计数单元的第二输入端共接作为所述第一复位信号输出端，所述第二反相器的输出端与所述第一计数单元的第一输入端连接，所述第一计数单元的第一输出端与所述第二十一触发器的第二输入端连接，所述第一计数单元的第二输出端与所述第二十一触发器的第一输入端连接，所述第一计数单元的复位端与所述第二十一触发器的复位端共接作为所述第二复位信号输入端，所述第二十一触发器的第二输出端作为所述第一触发信号输出端。
可选的，所述第一计数单元包括：第一触发器、第二触发器、第三触发器以及第四触发器；
所述第一触发器的第二输入端作为所述第一计数单元的第二输入端，所述第一触发器的第一输入端作为所述第一计数单元的第一输入端，所述第一触发器的第一输出端与所述第二触发器的第二输入端连接，所述第一触发器的第二输出端与所述第二触发器的第一输入端连接，所述第二触发器的第一输出端与所述第三触发器的第二输入端连接，所述第二触发器的第二输出端与所述第三触发器的第一输入端连接，所述第三触发器的第一输出端与所述第四触发器的第二输入端连接，所述第三触发器的第二输出端与所述第四触发器的第一输入端连接，所述第四触发器的第一输出端作为所述第一计数单元的第一输出端，所述第四触发器的第二输出端作为所述第一计数单元的第二输出端，所述第一触发器的复位端、所述第二触发器的复位端、所述第三触发器的复位端以及所述第四触发器的复位端共接作为所述第一计数单元的复位端。
可选的，所述内部频率信号检测模块包括内部频率信号输入端、第一复位信号输入端、第一振荡器信号输出端、第二振荡器信号输出端以及第二触发信号输出端；
所述内部频率信号输入端与所述内部频率信号源连接，所述第一复位信号输入端与所述外部频率信号检测模块的第一复位信号输出端连接；
所述内部频率信号检测模块还包括：第三反向器、第四反相器、第二计数单元以及第二十二触发器；
所述第三反相器的输入端与所述内部频率信号输入端连接，所述第三反相器的输出端、所述第四反相器的输入端以及所述第二计数单元的第二输入端共接作为所述内部频率信号检测模块的第一振荡器信号输出端，所述第四反相器的输出端与所述第二计数单元的第一输入端共接作为所述内部频率信号检测模块的第二振荡器信号输出端，所述第二计数单元的第一输出端与所述第二十二触发器的第二输入端连接，所述第二计数单元的第二输出端与所述第二十二触发器的第一输入端连接，所述第二计数单元的复位端与所述第二十二触发器的复位端共接作为所述第一复位信号输入端，所述第二十二触发器的第二输出端悬空，所述第二十二触发器的第一输出端作为所述第二触发信号输出端。
可选的，所述第二计数单元包括：第五触发器、第六触发器以及第七触发器；
所述第五触发器的第一输入端作为所述第二计数单元的第二输入端，所述第五触发器的第二输入端作为所述第二计数单元的第二输入端，所述第六触发器的第一输入端与所述第五触发器的第二输出端连接，所述第六触发器的第二输入端与所述第五触发器的第一输出端连接，所述第七触发器的第一输入端与所述第六触发器的第二输出端连接，所述第七触发器的第二输入端与所述第六触发器的第一输出端连接，所述第七触发器的第一输出端作为所述第二计数单元的第一输出端，所述第七触发器的第二输出端作为所述第二计数单元的第二输出端。
可选的，所述复位信号处理模块包括第一振荡器信号输入端、第二振荡器信号输入端、第一频率信号输入端、第一选择信号输入端、第一复位信号输入端、上电复位信号输入端以及第一周期复位信号输出端；
所述复位信号处理模块还包括：第八触发器、第二十三触发器、第五反相器、第六反相器、第二十四触发器、第一或非门、第七反相器、第八反相器、第九反相器以及第一选择器；
所述第八触发器的第一输入端作为所述第一振荡器信号输入端，所述第八触发器的第二输入端作为所述第二振荡器信号输入端，所述第八触发器的第一输出端、所述第二十三触发器的第二输入端以及所述第二十四触发器的第二输入端共接，所述第八触发器的第二输出端、所述第二十三触发器的第一输入端以及所述第二十四触发器的第一输入端共接，所述第二十三触发器的第一输出端与所述第五反相器的输入端连接，所述第六反相器的输入端与所述第五反相器的输出端连接，所述第六反相器的输出端与所述第二十四触发器的第三输入端连接，所述第二十四触发器的第一输出端与所述第一或非门的第一输入端连接，所述第一选择器的第一信号输入端作为所述复位信号处理模块的第一频率信号输入端，所述第一选择器的第二信号输入端作为所述复位信号处理模块的第一复位信号输入端，所述第一选择器的信号选择输入端作为所述复位信号处理模块的第一选择信号输入端，所述第一选择器的输出端与所述第二十三触发器的复位端连接，所述第二十四触发器的复位端、所述第一或非门的第二输入端以及所述第八触发器的复位端共接作为所述复位信号处理模块的上电复位信号输入端，所述第一或非门的输出端与所述第七反相器的输入端连接，所述第七反相器的输出端与所述第八反相器的输入端连接，所述第八反相器的输出端与所述第九反相器的输入端连接，所述第九反相器的输出端作为所述第一周期复位信号输出端。
可选的，所述信号选择处理模块包括上电复位信号输入端、第一触发信号输入端、第二触发信号输入端、外部频率信号输入端、内部频率信号输入端、第二复位信号输出端、第一频率信号输出端、第二频率信号输出端以及第三频率信号输出端；
所述信号选择处理模块还包括：第十反相器、第二或非门、第三或非门、第十一反相器、第十二反相器、第一与非门、第十三反相器、第十四反相器、第四或非门、第二选择器、第十五反相器、第十六反相器、第十七反向器、第三选择器、第二与非门、第十八反相器、第十九反相器、第二十反相器、第二十一反相器、第二十二反相器、第二十三反相器、第九触发器、第十触发器、第十一触发器、第二十四反相器以及第二十五反相器；
所述第十反相器的输入端作为所述第一触发信号输入端，所述第十反相器的输出端与所述第二或非门的第一输入端连接，所述第二或非门的输出端与所述第三或非门的第一输入端连接，所述第三或非门的第二输入端作为所述第二触发信号输入端，所述第三或非门的第三输入端与所述上电复位信号输入端连接，所述第二或非门的第二输入端、所述第十一反相器的输入端、所述第三或非门的输出端以及所述第二选择器的信号选择输入端共接，所述第十一反相器的输出端、所述第十二反相器的输入端以及所述第一与非门的第二输入端共接，所述与非门的输出端与所述第十三反相器的输入端连接，所述第十三反相器的输出端与所述第四或非门的第二输入端连接，所述第四或非门的第一输入端与所述信号选择处理模块的上电复位信号输入端连接，所述第四或非门的输出端与所述第十四反相器的输入端连接，所述第十四反相器的输出端作为所述信号选择处理模块的第二复位信号输出端，所述第十二反相器的输出端与所述第三选择器的信号选择输入端连接，所述第二选择器的第一信号输入端作为所述信号选择处理模块的内部频率信号输入端，所述第二选择器的第二信号输入端与所述第十六反相器的输出端连接，所述第十六反相器的输入端与所述第十五反相器的输出端连接，所述第十五反相器的输入端作为所述信号选择处理模块的外部频率信号输入端，所述第二选择器的输出端与所述第十八反相器的输入端连接，所述第十八反相器的输出端、所述第二与非门的第一输入端、所述第十九反相器的输入端以及所述第九触发器的第二输入端共接，所述第十九反相器的输出端与所述第九触发器的第一输入端连接，所述第九触发器的第一输出端与所述第十触发器的第二输入端连接，所述第九触发器的第二输出端与所述第十触发器的第一输入端连接，所述第十触发器的第一输出端与所述第十一触发器的第二输入端连接，所述第十触发器的第二输出端与所述第十一触发器的第一输入端连接，所述第十一触发器的输出端与所述第二十四反相器的输入端连接，所述第二十五反相器的输入端与所述第二十四反相器的输出端连接，所述第二十五反相器的输出端与所述第一与非门的第一输入端连接，所述第九触发器的复位端、所述第十触发器的复位端以及所述第十一触发器的复位端共接，所述第十七反相器的输入端与复位信号处理模块连接，所述第三选择器的第一信号输入端与所述第十七反相器的输出端连接，所述第三选择器的信号选择输入端与所述第十二反相器的输出端连接，所述第三选择器的第二信号输入端与第一供电电源连接，所述第三选择器的输出端与所述第二与非门的第二输入端连接，所述第二与非门的输出端与所述第十九反相器的输入端连接，所述第十九反相器的输出端与所述第二十反相器的输入端共接作为所述信号选择处理模块的第一频率信号输出端，所述第二十反相器的输出端与所述第二十一反相器的输入端共接作为所述信号选择处理模块的第二频率信号输出端，所述第二十一反相器的输出端与所述第二十二反相器的输入端连接，所述第二十二反向器的输出端与所述第二十三反相器的输入端连接，所述第二十三反相器的输出端作为所述信号选择处理模块的第三频率信号输出端。
本实用新型还提出了一种共用振荡器频率输出系统，所述系统包括第一芯片与多个同步芯片，第一芯片与多个所述同步芯片内部均包括如上述任一项所述的共用振荡器频率输出电路；
所述第一芯片的外部输入信号检测模块的外部频率信号输入端与所述外部频率信号源连接，所述第一芯片的内部频率信号检测模块的内部频率信号输入端与所述第一芯片的内部振荡器信号源连接；
多个所述同步芯片的外部输入信号检测模块的外部频率信号输入端与所述第一芯片的信号选择处理模块的第三频率信号输出端连接，多个所述同步芯片的内部频率信号检测模块的内部频率信号输入端分别与多个所述同步芯片的内部振荡器信号源一一对应连接。
可选的，所述第一芯片输出的第一周期复位信号通过多个所述同步芯片的外部频率信号输入端输出到多个所述同步芯片，多个所述同步芯片通过对外部频率信号输入端输入的信号的脉冲对第一周期复位信号以及第三频率信号进行识别。
可选的，所述第一周期复位信号用于对所述第一芯片以及多个所述同步芯片进行复位。
本实用新型采用包括外部频率信号检测模块、内部频率信号检测模块、复位信号处理模块以及信号选择处理模块的共用振荡器频率输出电路，该共用振荡器频率输出电路应用于包括第一芯片与多个同步芯片的共用振荡器频率输出系统，通过复位信号处理模块输出的第一周期复位信号对对整个共用振荡器频率输出电路以及芯片进行复位，其中第一芯片输出第三频率信号作为后端的多个同步芯片的外部频率信号输入，使得芯片可以在外部频率信号源以及内部频率信号源之间连续切换，实现了多个芯片采用共用振荡器频率输出，解决了通过外部控制器发出不同编码信号时，解码电路的时钟信号与编码信号严格匹配才能达到芯片达到同步，此时需要同时输入控制信号和时钟信号，将会使得芯片内部电路变得复杂导致芯片成本增加的问题。
附图说明
图1为本实用新型实施例提供的一种共用振荡器频率输出电路的模块结构图；
图2为本实用新型实施例提供的外部频率信号检测模块的示例电路结构图；
图3为本实用新型实施例提供的内部频率信号检测模块的示例电路结构图；
图4为本实用新型实施例提供的复位信号处理模块的示例电路结构图；
图5为本实用新型实施例提供的复位信号处理模块的示例电路结构图；
图6为本实用新型实施例中的Z触发器的结构示意图；
图7为本实用新型实施例中的D触发器的结构示意图；
图8为本实用新型实施例中的信号选择器的结构示意图；
图9为本实用新型实施例中的一种共用振荡器频率输出系统的结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
在本实用新型的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
图1为本实用新型实施例提供的一种共用振荡器频率输出电路的模块结构图，如图1所示，本实用新型实施例提供的共用振荡器频率输出电路分别与外部频率信号源11以及内部频率信号源21连接，本实施例中的共用振荡器频率输出电路包括：与外部频率信号源11连接，用于对外部频率信号源11输出的外部频率信号进行检测，并输出第一触发信号以及第一复位信号的外部频率信号检测模块10；与内部频率信号源21以及外部频率信号检测模块10连接，用于对内部频率信号源21输出的内部频率信号进行检测，并输出第一振荡器信号、第二振荡器信号以及第二触发信号的内部频率信号检测模块20；与外部频率信号检测模块10以及内部频率信号检测模块20连接，用于根据第一振荡器信号、第二振荡器信号以及第一复位信号输出第一周期复位信号的复位信号处理模块30；与外部频率信号源11、外部频率信号检测模块10、内部频率信号源21、内部频率信号检测模块20以及复位信号处理模块30连接，用于根据第一触发信号、第二触发信号、内部频率信号以及外部频率信号输出第一频率信号、第二频率信号、第三频率信号以及第二复位信号的信号选择处理模块40。
在本实施例中，外部频率信号源11在第一预设时间内连续输入32个脉冲信号时，共用振荡器频率输出电路的信号源切换至内部频率信号源21，该内部频率信号源21可以为集成电路芯片的内部振荡器，同时在第二预设时间内对外部频率信号检测模块进行复位，防止外部信号干扰造成脉冲信号的累积而使芯片自动切换到外部频率信号源11。另外，复位信号处理模块还用于对整个共用振荡器频率输出电路以及芯片进行复位，外部频率信号检测模块以及内部频率信号检测模块根据对外部频率信号以及内部频率信号进行检测的结果分别输出第一触发信号和第二触发信号，信号选择处理模块根据所述第一触发信号、所述第二触发信号输出第三频率信号，使得芯片可以在外部频率信号源以及内部频率信号源之间连续切换，实现了共用振荡器频率输出。
图2为本实用新型实施例提供的外部频率信号检测模块的示例电路结构图，如图2所示，外部频率信号检测模块10包括外部频率信号输入端IN、第二复位信号输入端tt10、第一触发信号输出端O10以及第一复位信号输出端TT10，其中，外部频率信号输入端IN与外部频率信号源11连接，外部频率信号检测模块10还包括：第一开关管M1、第一反相器V1、第二反相器V2、第一计数单元101以及第二十一触发器Z21。具体的，第一开关管M1的电流输入端与第一供电电源VDD连接，第一开关管M1的电流输出端以及第一反相器V1的输入端共接作为外部频率信号检测模块10的外部频率信号输入端IN，第一反相器V1的输出端、第二反相器V2的输入端以及第一计数单元101的第二输入端共接作为第一复位信号输出端TT10，第二反相器V2的输出端与第一计数单元101的第一输入端连接，第一计数单元101的第一输出端与第二十一触发器Z21的第二输入端CKB连接，第一计数单元101的第二输出端与第二十一触发器Z21的第一输入端CK连接，第一计数单元101的复位端与第二十一触发器Z21的复位端R共接作为第二复位信号输入端tt10，第二十一触发器Z21的第二输出端QB作为第一触发信号输出端O10，第二十一触发器Z21的第一输出端Q悬空。
在本实施例中，外部频率信号检测模块10的外部频率信号输入端IN接有第一开关管M1,该第一开关管M1作为一个上拉电阻，具体的，该第一开关管M1可以为PMOS管，其中，PMOS管的源极为第一开关管M1的电流输入端，PMOS管的栅极为第一开关管M1的控制端，PMOS管的漏极为第一开关管M1的电流输出端。在外部频率信号源11没有输入时，外部频率信号检测模块10的外部频率信号输入端IN为高电平，外部频率信号在经过两个反相器后与第一计数单元101连接，第一计数单元101用于计算外部频率信号的脉冲数，只有在外部频率信号在第一预设时间内连续输入第一预设个数的脉冲时，第二十一触发器Z21的第二输出端QB将由高电平信号变为低电平信号，具体的，该第二十一触发器Z21为D触发器。
当第二十一触发器Z21的第二输出端QB将由高电平变为低电平时，第二复位信号变为低电平信号，若共用振荡器频率输出电路的频率信号源为内部频率信号，则第二复位信号的信号周期必须大于外部频率信号的周期的64倍，以使外部频率信号在第一预设时间内连续输入第一预设个数的脉冲，若外部频率信号在第一预设时间内没有连续输入第一预设个数的脉冲，则第二复位信号对第一计数单元101以及第二十一触发器Z21进行复位，防止外部频率信号脉冲的累积而导致芯片停止工作。
请参见图2，作为本实用新型一实施例，在本实施例中，第一计数单元101包括：第一触发器Z1、第二触发器Z2、第三触发器Z3以及第四触发器Z4；第一触发器Z1的第二输入端CKB作为第一计数单元101的第二输入端，第一触发器Z1的第一输入端Q作为第一计数单元101的第一输入端，第一触发器Z1的第一输出端Q与第二触发器Z2的第二输入端CKB连接，第一触发器Z1的第二输出端QB与第二触发器Z2的第一输入端CK连接，第二触发器Z2的第一输出端Q与第三触发器Z3的第二输入端CKB连接，第二触发器Z2的第二输出端QB与第三触发器Z3的第一输入端CK连接，第三触发器Z3的第一输出端Q与第四触发器Z4的第二输入端CKB连接，第三触发器Z3的第二输出端QB与第四触发器Z4的第一输入端CK连接，第四触发器Z4的第一输出端Q作为第一计数单元101的第一输出端，第四触发器Z4的第二输出端QB作为第一计数单元101的第二输出端，Z1第一触发器的复位端R、第二触发器Z2的复位端R、第三触发器Z3的复位端R以及第四触发器Z4的复位端R共接作为第一计数单元101的复位端。
在本实施例中，第一计数单元101由四个触发器串联在一起，其中，第一触发器Z1、第二触发器Z2、第三触发器Z3以及第四触发器Z4均为T触发器，四个T触发器与一个D触发器串联连接对外部频率信号的脉冲进行计算，使得外部频率信号只有在第一预设时间内连续输入32个脉冲时，第二十一触发器Z21的第二输出端QB将由高电平变为低电平，此时，外部频率信号检测模块10的输出的第一触发信号为低电平信号。
作为本实用新型一实施例，图3为本实用新型实施例提供的内部频率信号检测模块的示例电路结构图，如图3所示，内部频率信号检测模块20包括内部频率信号输入端IN2、第一复位信号输入端TT20、第一振荡器信号输出端O201、第二振荡器信号输出端O202以及第二触发信号输出端O20；内部频率信号输入端IN2与内部频率信号源21连接，第一复位信号输入端TT20与外部频率信号检测模块10的第一复位信号输出端TT10连接；在本实施例中，内部频率信号检测模块20还包括：第三反向器V3、第四反相器V4、第二计数单元201以及第二十二触发器Z22；具体的，第三反相器V3的输入端与内部频率信号输入端IN2连接，第三反相器V3的输出端、第四反相器V4的输入端以及第二计数单元201的第二输入端共接作为内部频率信号检测模块20的第一振荡器信号输出端O201，第四反相器V4的输出端与第二计数单元201的第一输入端共接作为内部频率信号检测模块20的第二振荡器信号输出端O202，第二计数单元201的第一输出端与第二十二触发器Z22的第二输入端CKB连接，第二计数单元201的第二输出端与第二十二触发器Z22的第一输入端CK连接，第二计数单元201的复位端与第二十二触发器Z22的复位端R共接作为第一复位信号输入端TT0，第二十二触发器Z22的第二输出端悬空QB，第二十二触发器Z22的第一输出端Q作为第二触发信号输出端O20。
在本实施例中，内部频率信号检测模块20用于对内部频率信号源21输出的内部频率信号进行检测，该内部频率信号为芯片的内部振荡器产生的频率信号，内部频率信号在经过两个反相器后经过第二计数单元201后输出，第二计数单元用于对内部频率信号的脉冲个数进行计数，只有在内部频率信号输入第二预设个数的脉冲时，第二十二触发器Z22输出的第二触发信号由低电平信号变为高电平信号，其中，第二十二触发器Z22为D触发器，当外部频率信号有输入时，第一复位信号对第二计数单元201以及第二十二触发器Z22进行复位，使第二计数单元201的计数重新开始，在外部频率信号停止输入，且第二计数单元201计数满足第二预设个数的脉冲时，芯片的频率信号源切换至内部频率信号源21，即采用内部振荡器频率信号输入，实现内部振荡器频率信号与外部频率信号源自动切换的效果。
参见图3，作为本实用新型一实施例，本实用新型实施例中的第二计数单元201包括：第五触发器Z5、第六触发器Z6以及第七触发器Z7。具体的，第五触发器Z5的第一输入端CK作为第二计数单元201的第二输入端，第五触发器Z5的第二输入端CKB作为第二计数单元201的第二输入端，第六触发器Z6的第一输入端CK与第五触发器Z5的第二输出端QB连接，第六触发器Z6的第二输入端CKB与第五触发器Z5的第一输出端Q连接，第七触发器Z7的第一输入端CK与第六触发器Z6的第二输出端QB连接，第七触发器Z7的第二输入端CKB与第六触发器Z6的第一输出端Q连接，第七触发器Z7的第一输出端Q作为第二计数单元201的第一输出端，第七触发器Z7的第二输出端QB作为第二计数单元201的第二输出端。
在本实施例中，第五触发器Z5、第六触发器Z6以及第七触发器Z7均为T触发器，第二计数单元201中通过三个T触发器串联连接，此时，内部频率信号输入8个脉冲时，第二十二触发器Z22输出的第二触发信号由低电平信号变为高电平信号，在外部频率信号停止输入，且第二计数单元201计数为8个时，芯片的频率信号源切换至内部频率信号源21，即采用内部振荡器频率信号输入，实现内部振荡器频率信号与外部频率信号源自动切换的效果。
作为本实用新型一实施例，图4为本实用新型实施例提供的复位信号处理模块的示例电路结构图，复位信号处理模块30包括第一振荡器信号输入端IN301、第二振荡器信号输入端IN302、第一频率信号输入端A2Y、第一选择信号输入端POE3、第一复位信号输入端TT30、上电复位信号输入端POR以及第一周期复位信号输出端A10。其中，复位信号处理模块30还包括：第八触发器Z8、第二十三触发器Z23、第五反相器V5、第六反相器V6、第二十四触发器Z24、第一或非门NOR1、第七反相器V7、第八反相器V8、第九反相器V9以及第一选择器ZMUX1。
具体的，第八触发器Z8的第一输入端CK作为第一振荡器信号输入端IN301，第八触发器Z8的第二输入端CKB作为第二振荡器信号输入端IN302，第八触发器Z8的第一输出端Q、第二十三触发器Z23的第二输入端CKB以及第二十四触发器Z24的第二输入端CKB共接，第八触发器Z8的第二输出端QB、第二十三触发器Z23的第一输入端CK以及第二十四触发器Z24的第一输入端CK共接，第二十三触发器Z23的第一输出端Q与第五反相器V5的输入端连接，第六反相器V6的输入端与第五反相器V5的输出端连接，第六反相器V6的输出端与第二十四触发器Z24的第三输入端D连接，第二十四触发器Z24的第一输出端Q与第一或非门NOR1的第一输入端连接，第一选择器ZMUX1的第一信号输入端I0作为复位信号处理模块30的第一频率信号输入端A2Y，第一选择器ZMUX1的第二信号输入端I1作为复位信号处理模块30的第一复位信号输入端TT30，第一选择器的信号选择输入端S作为复位信号处理模块30的第一选择信号输入端POE3，第一选择器ZMUX1的输出端O与第二十三触发器Z23的复位端R连接，第二十四触发器Z24的复位端R、第一或非门NOR1的第二输入端以及第八触发器Z8的复位端共接，并作为复位信号处理模块30的上电复位信号输入端POR与上电复位信号源连接，第一或非门NOR1的输出端与第七反相器V7的输入端连接，第七反相器V7的输出端与第八反相器V8的输入端连接，第八反相器V8的输出端与第九反相器V9的输入端连接，第九反相器V9的输出端作为第一周期复位信号输出端A10。
在本实施例中，第一振荡器信号和第二振荡器信号依次通过第八触发器Z8以及第九触发器Z9输入，使输出的脉冲周期增加一倍，当共用振荡器频率输出电路为内部振荡器信号输入时，第一选择信号为低电平，第一选择器ZMUX1输出为第一频率信号，当共用振荡器频率输出电路为外部频率信号输入时，第一选择信号为高电平，第一选择器ZMUX1输出为第一复位信号。在本实施例中，第八触发器Z8为T触发器,第二十三触发器Z23以及第二十四触发器Z24为D触发器，第一选择器ZMUX1的输出端O与第二十三触发器Z23的复位端R连接，第二十三触发器Z23用于检测周期信号，其中周期信号的高电平信号是内部振荡器信号的脉冲的四倍，若第一选择器ZMUX1输出的信号是持续的低电平信号时，则第二十三触发器Z23的第一输出端Q有信号输出，若第一选择器ZMUX1输出的信号不是持续的低电平信号时，则第二十三触发器Z23的第一输出端Q由杂波输出，此时，第二十三触发器Z23的第一输出端Q经过两个连续的反相器与第二四触发器Z24的第三输入端D连接，第二四触发器Z24用于过滤杂波使输出波形稳定，最终输出的第一周期复位信号对整个芯片进行复位。
作为本实用新型一实施例，图5为本实用新型实施例提供的复位信号处理模块的示例电路结构图，信号选择处理模块40包括上电复位信号输入端POR、第一触发信号输入端IN310、第二触发信号输入端IN320、外部频率信号输入端IN、内部频率信号输入端IN2、第二复位信号输出端tt40、第一频率信号输出端A2Y、第二频率信号输出端A2以及第三频率信号输出端OUT。
在本实施例中，信号选择处理模块40还包括：第十反相器V10、第二或非门NOR2、第三或非门NOR3、第十一反相器V11、第十二反相器V12、第一与非门NAND1、第十三反相器V13、第十四反相器V14、第四或非门NOR4、第二选择器ZMUX2、第十五反相器V15、第十六反相器V16、第十七反向器V17、第三选择器ZMUX3、第二与非门NAND2、第十八反相器V18、第十九反相器V19、第二十反相器V20、第二十一反相器V21、第二十二反相器V22、第二十三反相器V23、第九触发器Z9、第十触发器Z10、第十一触发器Z11、第二十四反相器V24以及第二十五反相器V25。具体的，第十反相器V10的输入端作为第一触发信号输入端IN310，第十反相器V10的输出端与第二或非门NOR2的第一输入端连接，第二或非门NOR2的输出端与第三或非门NOR3的第一输入端连接，第三或非门NOR3的第二输入端作为第二触发信号输入端IN320，第三或非门NOR320的第三输入端与上电复位信号输入端POR连接，第二或非门NOR2的第二输入端、第十一反相器的输入端、第三或非门NOR3的输出端以及第二选择器ZMUX2的信号选择输入端S共接，第十一反相器的输出端、第十二反相器的输入端以及第一与非门NAND1的第二输入端共接，第一与非门NAND1的输出端与第十三反相器V13的输入端连接，第十三反相器V13的输出端与第四或非门NOR4的第二输入端连接，第四或非门NOR4的第一输入端与信号选择处理模块40的上电复位信号输入端POR连接，第四或非门NOR4的输出端与第十四反相器V14的输入端连接，第十四反相器V14的输出端作为信号选择处理模块40的第二复位信号输出端tt40，第十二反相器V12的输出端与第三选择器ZMUX3的信号选择输入端S连接，第二选择器ZMUX2的第一信号输入端I0作为信号选择处理模块40的内部频率信号输入端IN2，第二选择器ZMUX2的第二信号输入端I1与第十六反相器V16的输出端连接，第十六反相器V16的输入端与第十五反相器V15的输出端连接，第十五反相器V15的输入端作为信号选择处理模块40的外部频率信号输入端IN，第二选择器ZMUX2的输出端与第十八反相器V18的输入端连接，第十八反相器V18的输出端、第二与非门NAND2的第一输入端、第十九反相器V19的输入端以及第九触发器Z9的第二输入端CKB共接，第十九反相器V19的输出端与第九触发器Z9的第一输入端CK连接，第九触发器Z9的第一输出端Q与第十触发器Z10的第二输入端CKB连接，第九触发器Z9的第二输出端QB与第十触发器Z10的第一输入端CK连接，第十触发器Z10的第一输出端Q与第十一触发器Z11的第二输入端CK连接，第十触发器Z10的第二输出端QB与第十一触发器Z11的第一输入端CK连接，第十一触发器Z11的输出端与第二十四反相器V24的输入端连接，第二十五反相器V25的输入端与第二十四反相器V24的输出端连接，第二十五反相器V25的输出端与第一与非门NAND1的第一输入端连接，第九触发器Z9的复位端R、第十触发器Z10的复位端R以及第十一触发器Z11的复位端R共接，第三选择器ZMUX3的第一信号输入端与第十七反相器V17的输出端连接，第三选择器ZMUX3的信号选择输入端S与第十二反相器V12的输出端连接，第三选择器ZMUX3的第二信号输入端I1与第一供电电源VDD连接，第三选择器ZMUX3的输出端O与第二与非门NAND2的第二输入端连接，第二与非门NAND2的输出端与第十九反相器V19的输入端连接，第十九反相器V19的输出端与第二十反相器V20的输入端共接作为信号选择处理模块40的第一频率信号输出端A2Y，第二十反相器V20的输出端与第二十一反相器V21的输入端共接作为信号选择处理模块40的第二频率信号输出端A2，第二十一反相器V21的输出端与第二十二反相器V22的输入端连接，第二十二反向器V22的输出端与第二十三反相器V23的输入端连接，第二十三反相器V23的输出端作为信号选择处理模块40的第三频率信号输出端OUT。
作为本实用新型一实施例，第九触发器Z9、第十触发器Z10以及第十一触发器Z11为T触发器。
在本实施例中，当共用振荡器频率输出电路的频率信号输入为内部频率信号源时，第十一反相器V11输出高电平信号，当共用振荡器频率输出电路的频率信号输入为外部频率信号源时，第十一反相器V11输出低电平信号，其中，第十二反相器V12输出的第一选择信号用于选择第一芯片每工作一个周期复位信号的输出，其中第十七反相器的输入端输入的信号为第一芯片每工作一个周期对整个电路的复位信号，当第一选择信号为低电平信号时，第三选择器ZMUX3输出为第一芯片每工作一个周期对整个电路的复位信号，第一选择信号为高电平信号时，第三选择器ZMUX3输出的为供电电源VDD输出的信号，并且与第二选择器ZMUX输出的内部频率信号或者外部频率信号进行与非门组合，使每工作一个周期复位信号传输到第二同步芯片的外部频率信号输入端，只有第一芯片产生的周期复位信号会传输到多个第二同步芯片进行复位，当外部频率信号输入时，第一选择信号为高电平信号，第三选择器ZMUX输出的是供电电源VDD输出的信号，此时，每个芯片的复位周期相同，所有的芯片实现共用振荡器频率达到同步的效果。
第一与非门NAND1第一输入端输入的信号为第二十反相器输出的第二频率信号提供给芯片内部信号工作的信号，其信号周期必须是大于外部频率信号的周期的64倍，当内部频率信号输入时，第十一反相器V11输出的信号为高电平信号，当外部频率信号输入时，第十一反相器V11输出的信号为低电平信号。当内部频率信号输入时，第二复位信号的周期大于外部频率信号的周期的64倍，当外部频率信号输入时，第二复位信号输出的低电平。
在本实施例中，第十八反相器V18输出的信号经过三个T触发器后最终输出控制周期复位信号的脉冲宽度，第九触发器Z9、第十触发器Z10以及第十一触发器Z11的复位端共接接收周期复位信号短脉冲信号，使第九触发器Z9、第十触发器Z10以及第十一触发器Z11组成的计数单元重新计数。作为本实用新型一实施例，图6为本实用新型实施例中的Z触发器的结构示意图，如图6所示，Z触发器的CK端为第一输入端，CKB端为第二输入端，其输入的信号相反，Z触发器的R端是复位端，R端输入的复位信号为低电平信号时，Z触发器正常工作，R端输入的复位信号为高电平时，Z触发器将不工作，使Z触发器恢复上电刚开始状态；Z触发器的第一输出端Q和第二输出端QB是输出的电平信号相反，其中，第二输出端QB输出的信号频率是第一输出端Q输出的信号频率的1/2倍(周期两倍)。
作为本实用新型一实施例，图7为本实用新型实施例中的D触发器的结构示意图，如图7所示，D触发器的r端是复位端，r端输入为低电平信号时，D触发器正常工作，r端输入为为高电平时，D触发器将不工作，使D触发器恢复上电刚开始状态；D触发器的CK端为第一输入端，CKB端为第二输入端，其输入的信号相反，D触发器的第一输出端Q和第二输出端QB是输出的电平信号相反，其中，当r端输入的信号为低电平信号时，第一输出端Q输出的电平信号将从高电平信号变为低电平信号，当r端输入的信号为高电平信号时，第一输出端Q输出的电平信号为高电平信号，第二输出端QB重新开始计时一个周期后，第一输出端Q输出的电平信号重新变为低电平信号。
作为本实用新型一实施例，图8为本实用新型实施例中的信号选择器的结构示意图，如图8所示，在本实施例中，当信号选择器的S端为高电平信号时，输出端O输出的是输入端I1输入的信号，当S端为低电平信号时，输出端O输出的是输入端I0输入的信号。
作为本实用新型一实施例，图9为本实用新型实施例中的一种共用振荡器频率输出系统的结构示意图本实施例中提出了共用振荡器频率输出系统，该系统包括第一芯片与多个同步芯片，第一芯片与多个同步芯片内部均包括如上述任一项的共用振荡器频率输出电路；第一芯片的外部输入信号检测模块的外部频率信号输入端与外部频率信号源连接，第一芯片的内部频率信号检测模块的内部频率信号输入端与第一芯片的内部振荡器信号源连接；多个芯片的外部输入信号检测模块的外部频率信号输入端与第一芯片的信号选择处理模块的第三频率信号输出端连接，多个芯片的内部频率信号检测模块的内部频率信号输入端分别与多个芯片的内部振荡器信号源一一对应连接。
作为本实用新型一实施例，第一芯片输出的第一周期复位信号通过多个同步芯片的外部频率信号输入端输出到多个所述同步芯片，多个同步芯片通过对外部频率信号输入端输入的信号的脉冲对第一周期复位信号以及第三频率信号进行识别。
具体的，第一芯片没有外部频率信号源输入，第一芯片采用内部频率信号源，即采用第一芯片内部的振荡器频率信号作为频率信号输入，后端所有的同步芯片均采用第一芯片内部的振荡器频率信号，达到所有芯片共用内部振荡器的效果。
作为本实用新型一实施例，第一周期复位信号用于对所述第一芯片以及多个所述同步芯片进行复位。在本实施例中，第一芯片的外部频率信号输入端没有信号输入时，第一芯片采用内部频率信号，即第一芯片的内部振荡器的频率信号作为频率信号源输入，第一芯片的第三频率信号输出端与后端的同步芯片的外部频率信号输入端连接，此时，后端的同步芯片的第三频率信号输出端与再后端的多个同步芯片的外部频率信号输入端依次连接，使所有的同步芯片都采用第一芯片的内部振荡器的频率信号而实现同步效果。
作为本实用新型一实施例，外部频率信号源停止输出时，第一芯片采用内部频率信号源作为第三频率信号输出。
作为本实用新型一实施例，外部频率信号源在第一预设时间内连续输出32个脉冲信号时，第一芯片采用采用外部频率信号源作为第三频率信号输出。具体的，在第三预设时间内对外部频率信号检测模块进行复位，防止外部频率信号的干扰造成脉冲信号的累积，使第一芯片的频率信号输入自动切换到内部频率信号源。
在本实施例中，在第一芯片内部完成工作的一个周期内会产生对应的复位信号，并且将第一芯片产生的复位信号通过第三频率信号输出端输出到多个同步芯片中，使所有的芯片在工作一个周期后复位一次，实现频率信号的同步。
本实用新型采用包括外部频率信号检测模块、内部频率信号检测模块、复位信号处理模块以及信号选择处理模块的共用振荡器频率输出电路，该共用振荡器频率输出电路应用于包括第一芯片与多个同步芯片的共用振荡器频率输出系统，通过复位信号处理模块输出的第一周期复位信号对对整个共用振荡器频率输出电路以及芯片进行复位，其中第一芯片输出第三频率信号作为后端的多个同步芯片的外部频率信号输入，使得芯片可以在外部频率信号源以及内部频率信号源之间连续切换，实现了多个芯片采用共用振荡器频率输出，解决了通过外部控制器发出不同编码信号时，解码电路的时钟信号与编码信号严格匹配才能达到芯片达到同步，此时需要同时输入控制信号和时钟信号，将会使得芯片内部电路变得复杂导致芯片成本增加的问题。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。