一种低功耗的复合SJ-MOS管及其制备方法与流程

本发明涉及半导体器件的技术领域，尤其是一种低功耗的复合sj-mos管及其制备方法。

背景技术：

功率mosfet管是功率变换器必不可少的元件，mosfet管在电源供应器中是常见的应用，实现输入-输出电压的作用。

99.99％开关电源的核心材料是铁氧体磁芯材料和功率mosfet。目前大于50w电源的功率mosfet无不利用散热器来降低功率器件温度。来保证器件正常工作。

功率mosfet叫做：金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor,mosfet)是一种可以广泛使用在电子设备中的半导体器件。mosfet从平面mos(vdmos)到cool-mos再到超级结mos管(英文名sj-mosfet管，简称：sj-mos管)，已经是相当完善的产品了。

sj-mos具有以下四个优点。

①通态阻抗小，通态损耗小。

由于sj-mos的rdson远远低于vdmos，在系统电源类产品中sj-mos的导通损耗必然较之vdmos小，大大提高了产品的效率。

②同等功率规格下封装小，有利于功率密度的提高。

首先，同等电流以及电压规格条件下，sj-mos的硅芯片面积要小于vdmos工艺，这样作为mos产品封装厂家，对于同一规格的产品，可以封装出来体积相对较小的产品，有利于电源系统功率密度的提高。

③栅电荷小，对电路的驱动能力要求降低。

传统vdmos的栅电荷相对较大，我们在实际应用中经常会遇到由于ic的驱动能力不足造成的温升问题，部分产品在电路设计中为了增加ic的驱动能力，确保mosfet的快速导通，我们不得不增加推挽或其它类型的驱动电路，从而增加了电路的复杂性。sj-mos的栅电容相对比较小，这样就可以降低其对驱动能力的要求，提高了系统产品的可靠性。

④gd结电容小，开关速度加快，开关损耗小。

由于sj-mos结构的改变，其输出的节电容也有较大的降低，从而降低了其导通及关断过程中的损耗。同时由于sj-mos栅电容也有了响应的减小，电容充电时间变短，大大的提高了sj-mos的开关速度。对于频率固定的电源来说，可以有效的降低其开通及关断损耗。提高整个电源系统的效率。这一点尤其在频率相对较高的电源上，效果更加明显。

综上所述，由于sj-mos(全名：sj-mosfet)拥有较小的结电容，造就了超级结mos管具有极快的开关特性。因为这种快速开关特性伴有极高的dv/dt和di/dt，因此通过器件和印刷电路板中的寄生元件会产生干扰甚至失控，最终导致产品的可靠性变差并产生极大的emi干扰，另外工作频率的提高开关损耗占比也会变大，如图4所示。因此如何解决上述问题，降低sj-mos的emi干扰，提高产品可靠性，同时降低sj-mos的功耗显得尤为重要。

技术实现要素：

本发明的目的是为了解决上述现有技术的不足而提供一种低功耗的复合sj-mos管及其制备方法。本发明研发了一种复合mosfet管降低emi干扰，解决现有的sj-mosfet在高频率时容易出现emi干扰和高频率下的发热问题，最终能够实现在50w以上功率变换器中开关功率器件无需加装散热器的效果。

为了实现上述目的，本发明所设计的一种低功耗的复合sj-mos管的制备方法，具体包括以下步骤：

1)增加栅极控制回路，在原有的sj-mosfet管的栅极控制电路中放置具有单向导通性的复合元件或符合单向导通的外部电路；

2)增加源极信号回路，在原有的sj-mosfet管上设置一个以上的源极引脚，实现将控制信号地与主回路地进行独立分开；

3)将栅极控制回路、源极信号回路和原有的sj-mosfet管进行一体封装并引出引脚。

进一步，所述的复合元件是二极管与三极管复合构成的元件或三极管与三极管复合构成的元件。

进一步，在步骤2下增加步骤4：增加加速放电管。

本发明还公开了一种低功耗的复合sj-mos管，包括sj-mosfet管q1，还包括开关二极管d1和pnp型的三极管q2，将sj-mosfet管q1、开关二极管d1以及pnp型的三极管q2封装在同一壳体内构成复合sj-mos芯片1，在sj-mosfet管q1的自身栅极端g1上连接所述开关二极管d1，且所述开关二极管d1的正极连接sj-mosfet管q1的自身栅极端g1，所述sj-mosfet管q1的自身漏极d11作为复合sj-mos芯片1的漏极d，所述sj-mosfet管q1的自身源极引出有三根作为复合sj-mos芯片1的源极，分别是第一源极s1、第二源极s2、第三源极s3，且所述第一源极s1作为控制信号接地端，所述第二源极s2、第三源极s3作为大电流通路接线端口，所述第一源极s1与开关二极管d1的正极之间还连接有pnp型的三极管q2，pnp型的三极管q2的基极b连接开关二极管d1的负极，并将开关二极管d1的负极通过引出线拉出作为复合sj-mos芯片1的栅极g，pnp型的三极管q2的发射极e连接开关二极管d1的正极，pnp型的三极管q2的集电极c连接第一源极s1。

本发明得到的一种低功耗的复合sj-mos管及其制备方法，通过将控制信号地和主回路地独立分开，集成加速放电管，实现避免emi干扰串到控制回路中，降低放电路径，加快sj-mos关闭速度，降低关闭损耗，最终实现降低sj-mos的emi干扰，提高可靠性，并降低sj-mos的功耗。

附图说明

图1为本实施例中一种低功耗的复合sj-mos管的内部电路连接示意图；

图2为本实施例中一种低功耗的复合sj-mos管的封装示意图；

图3为本实施例中mos管的开关时间定义示意图；

图4为本实施例中米勒平台的示意图；

图5为本实施例中一种低功耗的复合sj-mos管的mos管处于开启时刻小信号分析模型图；

图6为本实施例中一种低功耗的复合sj-mos管的mos管处于关闭时刻小信号分析模型图；

图7为本实施例中一种低功耗的复合sj-mos管实用过程中的mos截止时刻emi电流实际波形示意图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

实施例1：

本实施例提供的一种低功耗的复合sj-mos管的制备方法，具体包括以下步骤：

1)增加栅极控制回路，在原有的sj-mosfet管的栅极控制电路中放置具有单向导通性的复合元件或符合单向导通的外部电路；

2)增加源极信号回路，在原有的sj-mosfet管上设置一个以上的源极引脚，实现将控制信号地与主回路地进行独立分开，以此降低寄生电感，避免了主回路寄生电感带来的emi干扰串到控制回路中；

3)将栅极控制回路、源极信号回路和原有的sj-mosfet管进行一体封装并引出引脚，由于sj-mosfet管q1在正常工作时，频率越高，产生的emi干扰越大，损耗也越大，影响其自身的可靠性，本方法从源头上减小emi的影响，避免了emi进入到主回路中，极大地增强了sj-mosfet的频率提升范围，保证了产品的性能及可靠性。

进一步，所述的复合元件是二极管与三极管复合构成的元件或三极管与三极管复合构成的元件。

进一步，在步骤2下增加步骤4：增加加速放电管，理由是三极管的深度饱和原理具有存储效应，在sj-mosfet管q1截至过程中sj-mosfet管q1的ciss电压使三极管深度饱和，即使ciss放电到0v，三极管在深度饱和下会有1～2us存储时间，使得sj-mosfet管q1在关闭时抵抗漏极的高速dv/dt，sj-mosfet管q1可靠截止，又因三极管集成在封装内部，ciss放电路径极短，使得mosfet关闭速度大大提高使sj-mosfet管q1关闭损耗降低。

如图1、图2、图3、图4所示，本实施例还公开了一种低功耗的复合sj-mos管，包括sj-mosfet管q1，还包括开关二极管d1和pnp型的三极管q2，将sj-mosfet管q1、开关二极管d1以及pnp型的三极管q2封装在同一壳体内构成复合sj-mos芯片1，在sj-mosfet管q1的自身栅极端g1上连接所述开关二极管d1，且所述开关二极管d1的正极连接sj-mosfet管q1的自身栅极端g1，所述sj-mosfet管q1的自身漏极d11作为复合sj-mos芯片1的漏极d，所述sj-mosfet管q1的自身源极引出有三根作为复合sj-mos芯片1的源极，分别是第一源极s1、第二源极s2、第三源极s3，且所述第一源极s1作为控制信号接地端，所述第二源极s2、第三源极s3作为大电流通路接线端口，所述第一源极s1与开关二极管d1的正极之间还连接有pnp型的三极管q2，pnp型的三极管q2的基极b连接开关二极管d1的负极，并将开关二极管d1的负极通过引出线拉出作为复合sj-mos芯片1的栅极g，pnp型的三极管q2的发射极e连接开关二极管d1的正极，pnp型的三极管q2的集电极c连接第一源极s1。所述第二源极s2、第三源极s3作为大电流通路接线端口即为多源极功率地。

本实施例中如图1所示，复合sj-mos芯片1中：g为栅极，d为漏极，第一源极s1、第二源极s2、第三源极s3均为源极，其中第一源极s1为控制信号地，第二源极s2、第三源极s3为大电流通路，d1为开关二极管，q1为原有的sj-mosfet管，q2为pnp型的三极管，当g为高电平时，q2的ce截止，d1导通，q1栅极充电，q1导通；当g为低电平时，q2的ce导通，q1栅极放电，经q2回到地，此时控制回路与主回路分开，避免了主回路寄生电感带来的emi干扰串回到控制回路中，由于q2集成在封装内部，极短的放电路径使得mosfet关闭速度大大提高，从而降低了sj-mosfet管q1关闭的损耗。

本产品实施例提供的一种动底板复合sj-mosfet，与现有产品相比，主要有以下三个方面的提升：

①在栅极增加了开关二极管d1和pnp型的三极管q2组成的复合控制电路，当栅极电平上升时，电流通过开关二极管d1到mos管栅极充电，使sj-mosfet管q1导通，由于米勒平台(需要说明的是本实施例中的米勒平台是一种本领域技术人员熟知的常规技术，故此不做具体描述)存在如图4所示，常规的封装会产生极大的开通emi，现在第一源极s1驱动地与第二源极s2，第三源极s3的功率地分离，在第二源极s2，第三源极s3上感抗产生的反电动势不再影响控制回路，大大降低了sj-mosfet管q1的开通emi。

②当栅极电平下降时，sj-mosfet管q1的栅极电压通过pnp型的三极管q2深度饱和原理加速放电，pnp型的三极管q2的发射结和集电结都处于正向偏置，ic-uce输出特性曲线斜率趋近于无穷大，导电的状态下相当于短路，使sj-mosfet管q1的栅极快速放电。

sj-mosfet管q1在栅极快速放电后，漏极会产生极大的dv/dt，在常规mos封装中，栅极阻抗非常大，极大的dv/dt会使mosfet重新导通，导致常规mos损耗增大甚至出现热点击穿的问题，而本发明的复合mos的pnp型的三极管q2在深度饱和的状态下，pnp型的三极管q2在ib电流下降到0时，ce并不马上退出饱和区，会持续1u～2us时间，又因栅极放电回路中极小的阻抗，在mosfet-g电压降低到0时有足够的时间抑制vd的高速dv/dt。

③实施例中使用了多个源极引脚，如图2所示，提供一个额外的源极连接引脚，s2,s3为多源极功率地，s1为控制信号地，将功率电流与控制电流路径分离，开关过程中源极寄生电感对栅极驱动的影响将被消除。

本实施例的信号分析图5、图6所示,本实施例中sj-mosfet管q1的寄生参数电路示意图。从小信号模型分析图看出，lg,ls1的大小对mos开关速度产生影响，在封装工艺中缩短引线电感。ls2,ls3的大小对emi产生影响，多源极引脚正是为减小ls电感。

①当g关闭时刻，q2-ec导通，q1-ug下降到mile平台时，ud电压上升，由于crss存在，(lg+rg+ls1)//ciss不等于0，ug电压在mile平台抖动，导致ug下降变缓，q2集成在mosfet内部，lg，ls1忽略，rg起主要作用。

②当ug降低到0时，q1有一个toff+tf时间，在tf时间中ud电压升高到大约550v了，这时id开始下降。此时ug已经下降到0了，这个电流下降时间越长损耗也越大。

通过实验数据证明：这次实验的mosfet的规格是8a，600v。

把pnp型的三极管q2移到外面和内置这两种方法，效率和emi并没有很大改变。实测tf＝50ns，与内置相同，emi也相同。从上面2点分析，rg远远大于lg，ls1的阻抗，在关闭损耗中tf占了50％。由于rg太大了，tf无法进一步减小，损耗自然变化不大了。

图7为本实施例中复合sj-mos芯片1的实际波形，下方的线为vd上升波形也就是tf下降时间，上方的线为emi干扰波形，频率大概在50mhz，根据crss在25v时大概在100p，那么这个阻抗为31r，rg＝10r，在vd波形开始上升时，ug＝25*rg/(rcrss+rg)＝6.09v刚好是vth电压，如果要满足不产生emi，ug电压必须要小于1/2vth。也就是rg<5r。

当vd波形上升到定点后，emi又有一个50mhz频率的干扰，根据coss＝20p@400v在50mhz频率下的阻抗160r，ls2//ls3大概在10nh,在50mhz频率下阻抗为3.1r那么在ls上的电压为400*rls/(rls+rcoss)＝7.6v变压器匝比为3:1，刚好是图上的起始峰值电压。按一般ic触发电压是在3v那么ls要小于4nh。

总结，以上实验中，rg<5r(rg跟crss反比),tf尽量小，ls<4nh(ls值跟coss反比)mosfetrg和crss芯片根据芯片确定的，封装能做的就是lg，ls1，这2个值尽量小，coss可以通过封装ls2，ls3来弥补。

在本实施中所述的mosfet表示：metal-oxide-semiconductorfield-effecttransistor，即金属-氧化物半导体场效应晶体管；

emi：electromagneticinterference，电子产品工作时对周边的其他电子产品造成干扰。

本实施例通过将控制信号地和主回路地独立分开，集成加速放电管，实现避免emi干扰串到控制回路中，降低放电路径，加快mosfet关闭速度，降低关闭损耗。