一种电源轨切换电路的制作方法

本发明涉及一种电源轨切换电路，尤其涉及一种利用正反馈的电源轨切换电路。

背景技术：

目前随着集成电路的发展，数字芯片内部可能存在多个信号电源轨，而且模拟电路与数字电路越来越多地集成在同一颗芯片内。在模拟电路与数字中，对于电路中逻辑信号存在的多个电源轨，若是没有进行电源轨切换，则会使得信号之间电源轨紊乱，导致逻辑信号失效；若是模拟电路与数字电路之间没有地端电压的切换，则容易使得模拟地与数字地之间的噪声相互影响，从而易使得逻辑信号错误翻转。因此需要电源轨切换电路将输入信号电源轨上的电源电压与地端电压切换为另一个电源轨的电源电压与地端电压。

传统的电源轨切换电路是直接用反相器级联，但是这样的方法在低弹或是电源噪声时，抗逻辑和毛刺能力低，逻辑风险与毛刺风险。

技术实现要素：

为解决传统方法在低弹或是电源噪声时，抗逻辑和毛刺能力低，存在逻辑风险与毛刺风险的技术问题，本发明提供一种电源轨切换电路。

本发明的一种电源轨切换电路，其特征在于包括数字单元和正反馈单元。

进一步，所述的数字单元包括连接输入电压vin端口的输入端口、第一电源轨电源电压vdd1端口和第一电源轨地端gnd1端口两个电源轨端口，还包括控制电压va端口、控制电压vb端口两个输出端口；所述的正反馈单元包括连接控制电压va端口和控制电压vb端口两个输入端口、第二电源轨电源电压vdd2端口和第二电源轨地端gnd2端口两个电源轨端口，还包括输出电压vout端口的输出端口。

进一步，所述的数字单元还包括第一nmos管n1、第二nmos管n2、第一pmos管p1、第二pmos管p2，所述第一nmos管n1源端接第一电源轨地端gnd1端口，栅端接输入电压vin端口，漏端接数字单元输出控制电压端口vb端口；所述的第二nmos管n2源端接第一电源轨地端gnd1端口，栅端接所述第一nmos管n1的漏端，漏端接数字单元输出控制电压端口va端口；所述的第一pmos管p1源端接第一电源轨电源电压vdd1端口，栅端接输入端口vin端口，漏端接所述第一nmos管n1漏端；所述的第二pmos管p2源端接第一电源轨电源电压vdd1端口，栅端接所述第一nmos管n1漏端，漏端接所述第二nmos管n2漏端。

进一步，所述的正反馈单元还包括第三nmos管n3、第四nmos管n4、第三pmos管p3、第四pmos管p4；所述的第三nmos管n3源端接第二电源轨地端gnd2端口，栅端接正反馈单元输出控制电压端口va端口，漏端接所述第三pmos管p3漏端；所述第四nmos管n4源端接接第二电源轨地端gnd2端口，栅端接正反馈单元输出控制电压端口vb端口，漏端接输出电压vout端口；所述的第三pmos管p3源端接第二电源轨电源电压vdd2端口，栅端接所述的第四nmos管n4漏端，漏端接所述的第三nmos管n3漏端；所述第四pmos管p4源端接第二电源轨电源电压vdd2端口，栅端接所述的第三nmos管n3漏端，漏端接所述的第四nmos管n4漏端。

本发明的有益效果：本发明通过数字单元产生两个控制电压va与vb，分别控制第三nmos管n3的栅端与第四nmos管n4的栅端，当输入电压vin为vdd1时，控制电压va也为vdd1，使得第三nmos管n3开启和第四nmos管n4关断，拉低了第三nmos管n3的漏端电压，从而使得第四pmos管p4开启，拉高输出电压vout端口的电压，由于第四nmos管n4也是关断的，所以第三pmos管p3关断，进一步拉低第三nmos管n3的漏端电压，使得输出电压vout端口进一步拉高至第二电源轨电源电压vdd2，从而实现了电源轨的切换，反之亦然。相较传统简单的反相器级联的电源轨切换电路，本发明由于采用了正反馈电路，对内部逻辑信号进行了进一步锁定，所以在实现电源轨切换功能的同时拥有更强的抗电源轨毛刺的能力，所以在面对低弹或是电源噪声时，拥有更强的抗毛刺能力。

附图说明

图1为本发明的一种电源轨切换电路结构示意图。

图2为本发明的一种电源轨切换电路结构图。

图3为本发明的一种电源轨切换电路工作状态波形图。

具体实施方式

下面结合实施例和附图对本发明进行详细的描述。

如图1所示为本发明提供的一种电源轨切换电路结构示意图，包括数字单元、正反馈单元。所述电源轨切换电路包括输入电压vin端口一个输入端口与输出电压vout端口一个输出端口；此外所述电源轨切换电路还包括第一电源轨电源电压vdd1端口、第一电源轨地端gnd1端口、第二电源轨电源电压vdd2端口、第二电源轨地端gnd2端口四个电源轨端口与控制电压va端口、控制电压vb端口两个内部信号端口。

如图2所示，所述数字单元还包括第一nmos管n1、第二nmos管n2、第一pmos管p1、第二pmos管p2；所述第一nmos管n1源端接第一电源轨地端gnd1端口，栅端接输入电压vin端口，漏端接数字单元输出控制电压端口vb端口；所述第二nmos管n2源端接第一电源轨地端gnd1端口，栅端接所述第一nmos管n1的漏端，漏端接数字单元输出控制电压端口va端口；所述第一pmos管p1源端接第一电源轨电源电压vdd1端口，栅端接输入端口vin端口，漏端接所述第一nmos管n1漏端；所述第二pmos管p2源端接第一电源轨电源电压vdd1端口，栅端接所述第一nmos管n1漏端，漏端接所述第二nmos管n2漏端。

如图2所示，所述正反馈单元还包括第三nmos管n3、第四nmos管n4、第三pmos管p3、第四pmos管p4。所述第三nmos管n3源端接第二电源轨地端gnd2端口，栅端接正反馈单元输出控制电压端口va端口，漏端接所述第三pmos管p3漏端；所述第四nmos管n4源端接接第二电源轨地端gnd2端口，栅端接正反馈单元输出控制电压端口vb端口，漏端接输出电压vout端口；所述第三pmos管p3源端接第二电源轨电源电压vdd2端口，栅端接所述第四nmos管n4漏端，漏端接所述第三nmos管n3漏端；所述第四pmos管p4源端接第二电源轨电源电压vdd2端口，栅端接所述第三nmos管n3漏端，漏端接所述第四nmos管n4漏端。

如图2、3所示，当输入电压vin为vdd1时，控制电压va也为vdd1，使得第三nmos管n3开启和第四nmos管n4关断，拉低了第三nmos管n3的漏端电压，从而使得第四pmos管p4开启，拉高输出电压vout端口的电压，由于第四nmos管n4也是关断的，所以第三pmos管p3关断，进一步拉低第三nmos管n3的漏端电压，使得输出电压vout端口进一步拉高至第二电源轨电源电压vdd2，从而实现了电源轨的切换。

当输入电压为gnd1时，控制电压va也为gnd1，使得第三nmos管n3关断和第四nmos管n4开启，拉高了第三nmos管n3的漏端电压，从而使得第四pmos管p4关断，拉低输出电压vout端口的电压，由于第四nmos管n4也是开启的，所以第三pmos管p3开启，进一步拉高第三nmos管n3的漏端电压，使得输出电压vout端口进一步拉低至第二电源轨地端电压gnd2，从而实现了电源轨的切换。

传统的自适应导通时间产生电路依靠反相器级联来实现电源轨切换，而本发明由于增加了正反馈电路，对内部逻辑信号进行了进一步锁定，所以在实现电源轨切换功能的同时拥有更强的抗电源轨毛刺的能力。

本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。