一种双向电平转换电路和双向电平转换芯片的制作方法

本实用新型涉及半导体集成电路技术领域，更具体地说，涉及一种双向电平转换电路和双向电平转换芯片。

背景技术：

电平转换芯片是集成电路中常见的芯片类型之一，其广泛应用于数据传输、逻辑控制和数模转换等系统中。电平转换芯片的作用是将一端较低电压域下的逻辑电平信号传输至另一端的较高电压域下，或者，将一端较高电压域下的逻辑电平信号传输至另一端的较低电压域下，并在传输过程中尽可能减小传输延时，同时保持信号的完整性。

为了减小电平转换的延时，通常需要在输出端加入快速上拉管。而为了减小上拉管持续导通造成的功耗，通常会采用控制模块控制该上拉管的导通和关断。但是，在双向电平转换芯片中，需要加入两个上拉管和两个控制模块，这样不但增加了模块数量和设计复杂度，而且增大了芯片面积和成本。

技术实现要素：

有鉴于此，本实用新型提供了一种双向检测控制电路和双向电平转换芯片，以减少模块数量和设计复杂度，减小芯片面积和成本。

为实现上述目的，本实用新型提供如下技术方案：

一种双向电平转换电路，包括信号传输管、第一上拉管、第二上拉管和上拉控制模块；

所述第一上拉管的第一端与第一电压端电连接，所述第一上拉管的第二端与所述信号传输管的第一端电连接，所述第二上拉管的第一端与第二电压端电连接，所述第二上拉管的第二端与所述信号传输管的第二端电连接；

所述上拉控制模块的第一信号输入端与所述信号传输管的第一端电连接，所述上拉控制模块的第二信号输入端与所述信号传输管的第二端电连接，所述上拉控制模块的输出端与所述第一上拉管和所述第二上拉管的栅极电连接；

所述上拉控制模块用于在所述信号传输管的第一端和第二端中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，控制所述第一上拉管和所述第二上拉管导通，将所述第一端和第二端中另一端由第一电平拉为第二电平。

可选地，所述上拉控制模块包括第一信号输入端、第二信号输入端、端口检测模块、双向检测触发模块和单脉冲产生模块；

所述端口检测模块与所述第一信号输入端和所述第二信号输入端电连接，用于在所述第一信号输入端和所述第二信号输入端都为第二电平时，输出第一电平，在所述第一信号输入端和所述第二信号输入端中至少一端为第一电平时，输出第二电平；

所述双向检测触发模块与所述第一信号输入端和所述第二信号输入端电连接，用于在所述第一信号输入端和所述第二信号输入端都为第一电平时，输出第二电平，在所述第一信号输入端和所述第二信号输入端中至少一端为第二电平时，输出第一电平；

所述单脉冲产生模块与所述端口检测模块和所述双向检测触发模块电连接，用于在所述端口检测模块输出第二电平、所述双向检测触发模块的输出由第二电平转换为第一电平时，输出第一电平脉冲，在其他时段输出第二电平。

可选地，所述端口检测模块包括与非门和第一反相器至第四反相器；

所述第一反相器的输入端与所述第一信号输入端电连接，所述第二反相器的输入端与所述第一反相器的输出端电连接，所述第二反相器的输出端与所述与非门的一个输入端电连接；

所述第三反相器的输入端与所述第二信号输入端电连接，所述第四反相器的输入端与所述第三反相器的输出端电连接，所述第四反相器的输出端与所述与非门的另一个输入端电连接；

所述与非门的输出端与所述端口检测模块的输出端电连接。

可选地，所述双向检测触发模块包括或门、第一晶体管至第五晶体管、第五反相器和第六反相器；

所述或门的一个输入端与所述第一信号输入端电连接，所述或门的另一个输入端与所述第二信号输入端电连接，所述或门的输出端与所述第一晶体管的栅极电连接；

所述第一晶体管的第一端与所述第二晶体管的第二端电连接，所述第二晶体管的第一端与电源端电连接，所述第一晶体管的第二端与第三晶体管的第二端电连接，所述第三晶体管的栅极与所述第一信号输入端电连接，所述第三晶体管的第一端与接地端电连接；

所述第一晶体管的第二端与第四晶体管的第二端电连接，所述第四晶体管的第二端通过第五反相器与所述第四晶体管的栅极电连接，所述第四晶体管的栅极通过第六反相器与所述第二晶体管的栅极电连接；

所述第五晶体管的栅极与所述第二信号输入端电连接，所述第五晶体管的第一端与接地端电连接，所述第五晶体管的第二端与所述第四晶体管的第二端电连接；

所述第四晶体管的第二端与所述双向检测触发模块的输出端电连接。

可选地，所述第一晶体管、第二晶体管和第四晶体管为PMOS晶体管，所述第三晶体管和第五晶体管为NMOS晶体管。

可选地，所述单脉冲产生模块包括第六晶体管至第八晶体管、第一电阻、第二电阻、第七反相器、第八反相器、第九反相器和或非门；

所述第六晶体管的第一端与电源端电连接，所述第六晶体管的栅极与所述双向检测触发模块的输出端电连接，所述第六晶体管的第二端与所述第一电阻的一端电连接，所述第一电阻的另一端与所述第二电阻的一端电连接，所述第二电阻的另一端与所述第七晶体管的第一端电连接，所述第七晶体管的第二端与接地端电连接，所述第七晶体管的栅极与所述双向检测触发模块的输出端电连接；

所述第八晶体管的栅极与所述端口检测模块的输出端电连接，所述第八晶体管的第一端与所述第一电阻的一端电连接，所述第八晶体管的第二端与所述第一电阻的另一端电连接；

所述第七反相器的输入端与所述第二电阻的另一端电连接，所述第七反相器的输出端与所述第八反相器的输入端电连接，所述第八反相器的输出端与所述或非门的一个输入端电连接，所述双向检测触发模块的输出端与所述或非门的另一个输入端电连接，所述或非门的输出端与所述第九反相器的输入端电连接，所述第九反相器的输出端与所述单脉冲产生模块的输出端电连接。

可选地，所述第六晶体管和所述第八晶体管为PMOS晶体管，所述第七晶体管为NMOS晶体管。

可选地，所述第一上拉管和所述第二上拉管为PMOS晶体管；所述第一电平为低电平，所述第二电平为高电平。

可选地，还包括驱动电路；

所述驱动电路用于在所述信号传输管的两端都为第一电平时，控制所述信号传输管导通。

一种双向电平转换芯片，包括如上任一项所述的双向电平转换电路。

与现有技术相比，本实用新型所提供的技术方案具有以下优点：

本实用新型所提供的双向电平转换电路和双向电平转换芯片，上拉控制模块在信号传输管的第一端和第二端中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，控制第一上拉管和第二上拉管导通，将第一端和第二端中另一端由第一电平拉为第二电平，也就是说，本实用新型中第一上拉管和第二上拉管由一个上拉控制模块控制，从而不仅可以减少模块数量和设计复杂度，而且可以减小芯片面积和成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种双向电平转换电路的结构示意图；

图2为本实用新型实施例提供的一种双向电平转换电路的结构示意图；

图3为本实用新型实施例提供的上拉控制模块的结构示意图；

图4为本实用新型实施例提供的上拉控制模块的信号时序图。

具体实施方式

正如背景技术所述，现有的双向电平转换芯片中，需要加入两个上拉管和两个控制模块。如图1所示，图1为现有的一种双向电平转换芯片的结构示意图，当信号传输端MN的第一端A由第一电平翻转为第二电平时，第二控制模块控制第二上拉管MP2导通，将信号传输端MN的第二端B由第一电平拉为第二电平；当信号传输端MN的第二端B由第一电平翻转为第二电平时，第一控制模块控制第一上拉管MP1导通，将信号传输端MN的第一端A由第一电平拉为第二电平。由于图1中的两个上拉管分别通过控制模块控制，因此，不但增加了模块数量和设计复杂度，而且增大了芯片面积和成本。

基于此，本实用新型提供了一种双向电平转换电路，以克服现有技术存在的上述问题，包括信号传输管、第一上拉管、第二上拉管和上拉控制模块；

所述第一上拉管的第一端与第一电压端电连接，所述第一上拉管的第二端与所述信号传输管的第一端电连接，所述第二上拉管的第一端与第二电压端电连接，所述第二上拉管的第二端与所述信号传输管的第二端电连接；

所述上拉控制模块的第一信号输入端与所述信号传输管的第一端电连接，所述上拉控制模块的第二信号输入端与所述信号传输管的第二端电连接；所述双向检测控制电路的输出端与所述第一上拉管和所述第二上拉管的栅极电连接；

所述上拉控制模块用于在所述信号传输管的第一端和第二端中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，控制所述第一上拉管和所述第二上拉管导通，将所述第一端和第二端中另一端由第一电平拉为第二电平。

本实用新型提供的双向电平转换电路，上拉控制模块在信号传输管的第一端和第二端中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，控制第一上拉管和第二上拉管导通，将第一端和第二端中另一端由第一电平拉为第二电平，也就是说，本实用新型中第一上拉管和第二上拉管由一个上拉控制模块控制，从而不仅可以减少模块数量和设计复杂度，而且可以减小芯片面积和成本。

以上是本实用新型的核心思想，为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供了一种双向电平转换电路，该双向电平转换电路可以应用于电平转换芯片、逻辑控制芯片和数据传输芯片等，如图2所示，该双向电平转换电路包括信号传输管MN、第一上拉管MP1、第二上拉管MP2和上拉控制模块。

其中，第一上拉管MP1的第一端与第一电压端VA电连接，第一上拉管MP1的第二端与信号传输管MN的第一端A电连接，第二上拉管MP2的第一端与第二电压端VB电连接，第二上拉管MP2的第二端与信号传输管MN的第二端B电连接；

上拉控制模块的第一信号输入端LA与信号传输管MN的第一端A电连接，上拉控制模块的第二信号输入端LB与信号传输管MN的第二端B电连接，上拉控制模块的输出端LOUT与第一上拉管MP1和第二上拉管MP2的栅极电连接；

上拉控制模块用于在信号传输管MN的第一端A和第二端B中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，即输出持续时间为t的第一电平，控制第一上拉管MP1和第二上拉管MP2导通，将第一端A和第二端B中另一端由第一电平拉为第二电平。

也就是说，当第一端A由第一电平翻转为第二电平时，上拉控制模块输出第一时间段的第一电平，控制第一上拉管MP1和第二上拉管MP2导通。由于第二上拉管MP2导通，因此，可以将第二端B由第一电平拉为第二电平，相当于将第一端A的第二电平信号传输到了第二端B。

当第二端B由第一电平翻转为第二电平时，上拉控制模块输出第一时间段的第一电平，控制第一上拉管MP1和第二上拉管MP2导通。由于第一上拉管MP1导通，因此，可以将第一端A由第一电平拉为第二电平，相当于将第二端B的第二电平信号传输到了第一端A。

基于此，本实用新型实施例中通过一个上拉控制模块就可以实现电平转换电路的双向第二电平传输，从而不需要两个上拉控制模块，进而可以减少模块数量和设计复杂度，减小芯片面积和成本。

其中，当第一上拉管MP1和第二上拉管MP2为PMOS晶体管时，第一电平为低电平，当第一上拉管MP1和第二上拉管MP2为NMOS晶体管时，第一电平为高电平。本实用新型实施例中仅以第一上拉管MP1和第二上拉管MP2为PMOS晶体管、信号传输管MN为NMOS晶体管为例进行说明。

需要说明的是，如图2所示，本实用新型实施例中的双向电平转换电路还包括驱动电路；驱动电路用于在信号传输管MN的两端都为第一电平时，控制信号传输管MN导通。具体地，当信号传输管MN为NMOS晶体管时，驱动电路用于在信号传输管MN的两端都为低电平时，控制信号传输管MN导通，在信号传输管MN的两端都为高电平时，控制信号传输管MN断开。

也就是说，本实用新型实施例中的双向电平转换电路，在第一端A和第二端B都为低电平时，控制信号传输管MN导通，实现两个电压域信号的传输，在第一端A和第二端B中任一端为高电平时，控制第一上拉管MP1或第二上拉管MP2导通，将另一端上拉为高电平，实现两个电压域信号的传输。

如图3所示，本实用新型实施例中的上拉控制模块包括第一信号输入端LA、第二信号输入端LB、端口检测模块、双向检测触发模块和单脉冲产生模块。

其中，端口检测模块与第一信号输入端LA和第二信号输入端LB电连接，用于在第一信号输入端LA和第二信号输入端LB都为第二电平时，输出第一电平，在第一信号输入端LA和第二信号输入端LB中至少一端为第一电平时，输出第二电平；双向检测触发模块与第一信号输入端LA和第二信号输入端LB电连接，用于在第一信号输入端LA和第二信号输入端LB都为第一电平时，输出第二电平，在第一信号输入端LA和第二信号输入端LB中至少一端为第二电平时，输出第一电平；单脉冲产生模块与端口检测模块和双向检测触发模块电连接，用于在端口检测模块输出第二电平、双向检测触发模块的输出由第二电平转换为第一电平时，输出第一电平脉冲，在其他时段输出第二电平。

可选地，如图3所示，端口检测模块包括与非门NA和第一反相器NV1至第四反相器NV4；第一反相器NV1的输入端与第一信号输入端LA电连接，第二反相器NV2的输入端与第一反相器NV1的输出端电连接，第二反相器NV2的输出端与与非门NA的一个输入端电连接；第三反相器NV3的输入端与第二信号输入端LB电连接，第四反相器NV4的输入端与第三反相器NV3的输出端电连接，第四反相器NV4的输出端与与非门NA的另一个输入端电连接；与非门NA的输出端与端口检测模块的输出端A1电连接。

如图3所示，双向检测触发模块包括或门OR、第一晶体管M1至第五晶体管M5、第五反相器NV5和第六反相器NV6；或门OR的一个输入端与第一信号输入端LA电连接，或门OR的另一个输入端与第二信号输入端LB电连接，或门OR的输出端与第一晶体管M1的栅极电连接；第一晶体管M1的第一端与第二晶体管M2的第二端电连接，第二晶体管M2的第一端与电源端VDD电连接，第一晶体管M1的第二端与第三晶体管M3的第二端电连接，第三晶体管M3的栅极与第一信号输入端LA电连接，第三晶体管M3的第一端与接地端GND电连接；第一晶体管M1的第二端与第四晶体管M4的第二端电连接，第四晶体管M4的第二端通过第五反相器NV5与第四晶体管M4的栅极电连接，第四晶体管M4的栅极通过第六反相器NV6与第二晶体管M2的栅极电连接；第五晶体管M5的栅极与第二信号输入端LB电连接，第五晶体管M5的第一端与接地端GND电连接，第五晶体管M5的第二端与第四晶体管M4的第二端电连接；第四晶体管M4的第二端与双向检测触发模块的输出端A2电连接。

如图3所示，单脉冲产生模块包括第六晶体管M6至第八晶体管M8、第一电阻R1、第二电阻R2、第七反相器NV7、第八反相器NV8、第九反相器NV9和或非门NOR；第六晶体管M6的第一端与电源端VDD电连接，第六晶体管M6的栅极与双向检测触发模块的输出端A2电连接，第六晶体管M6的第二端与第一电阻R1的一端电连接，第一电阻R1的另一端与第二电阻R2的一端电连接，第二电阻R2的另一端与第七晶体管M7的第一端电连接，第七晶体管M7的第二端与接地端GND电连接，第七晶体管M7的栅极与双向检测触发模块的输出端A2电连接；第八晶体管M8的栅极与端口检测模块的输出端A1电连接，第八晶体管M8的第一端与第一电阻R1的一端电连接，第八晶体管M8的第二端与第一电阻R1的另一端电连接；第七反相器NV7的输入端与第二电阻R2的另一端电连接，第七反相器NV7的输出端与第八反相器NV8的输入端电连接，第八反相器NV8的输出端与或非门NOR的一个输入端电连接，双向检测触发模块的输出端A2与或非门NOR的另一个输入端电连接，或非门NOR的输出端与第九反相器NV9的输入端电连接，第九反相器NV9的输出端与单脉冲产生模块的输出端LOUT电连接。

其中，第一晶体管M1、第二晶体管M2和第四晶体管M4为PMOS晶体管，第三晶体管M3和第五晶体管M5为NMOS晶体管，第六晶体管M6和第八晶体管M8为PMOS晶体管，第七晶体管M7为NMOS晶体管。当然，本实用新型并不仅限于此，在其他实施例中，第一晶体管M1、第二晶体管M2和第四晶体管M4还可以为NMOS晶体管，第三晶体管M3和第五晶体管M5还可以为PMOS晶体管，第六晶体管M6和第八晶体管M8还可以为NMOS晶体管，第七晶体管M7还可以为PMOS晶体管。

参考图4，以第一电平为低电平、第二电平为高电平进行说明，当第一端A和第二端B为低电平时，即第一信号输入端LA和第二信号输入端LB为低电平时，输出端A1输出高电平，或门OR输出低电平，第一晶体管M1导通，由于第一信号输入端LA和第二信号输入端LB为低电平，因此，第三晶体管M3和第五晶体管M5断开，输出端A2输出高电平，使得第四晶体管M4导通，将输出端A2弱上拉锁定。由于输出端A1输出高电平，因此，第八晶体管M8断开。由于输出端A2输出高电平，因此，第六晶体管M6断开，第七晶体管M7导通，将或非门NOR的一个输入端A3下拉为低电平。由于或非门NOR得了另一个输入端与输出端A2相连，因此，或非门NOR输出低电平，输出端LOUT输出高电平，控制第一上拉管MP1和第二上拉管MP2断开。

当第一端A和第二端B中任一端由低电平翻转为高电平时，如第一端A由低电平翻转为高电平时，第一信号输入端LA由低电平翻转为高电平，第三晶体管M3导通，将输出端A2下拉为低电平，此时，节点A4会由低电平翻转为高电平，但是，由于此时电流会被第一电阻R1和第二电阻R2限制，导致节点A4会产生延时，使得节点A3从低电平翻转为高电平也会产生延时，因此，输出端LOUT会输出一定时间段t的低电平，控制第一上拉管MP1和第二上拉管MP2导通，将第二端B由低电平上拉为高电平。其中，t＝(R1+R2)*C，C为节点A4的寄生电容。并且，t时间之后，节点A3翻转为高电平，输出端LOUT输出高电平，控制第一上拉管MP1和第二上拉管MP2断开。此外，当第二端B在t1处即被拉为高电平时，t1小于t，输出端A1翻转为低电平，第八晶体管M8导通，使得流过第六晶体管M6的电流增大，从而可以使得输出端LOUT提前翻转为高电平，可以在第二端B被拉为高电平后快速的断开第一上拉管MP1和第二上拉管MP2，进而可以减小第一上拉管MP1和第二上拉管MP2的功耗。

当第一端A和第二端B都为高电平时，即第一信号输入端LA和第二信号输入端LB都为高电平时，输出端A1为高电平，输出端A2为低电平，第二晶体管M2导通，第一晶体管M1断开，第八晶体管M8导通，输出端LOUT输出高电平，控制第一上拉管MP1和第二上拉管MP2断开。

当第一端A和第二端B中任一端由高电平翻转为低电平时，即第一信号输入端LA和第二信号输入端LB中任一端由高电平翻转为低电平时，输出端A1输出高电平，输出端A2为低电平，第八晶体管M8断开，其他保持原状态，输出端LOUT输出高电平，控制第一上拉管MP1和第二上拉管MP2断开。

当第一端A和第二端B都为低电平时，即第一信号输入端LA和第二信号输入端LB都为低电平时，第三晶体管M3和第五晶体管M5断开，第一晶体管M1导通，将输出端A2拉为高电平后第二晶体管M2断开，节点A3和A4翻转为低电平，输出端LOUT输出高电平，此时，上拉控制模块为等待状态，当第一端A和第二端B中任一端由低电平翻转为高电平时，上拉控制模块输出低电平脉冲，控制第一上拉管MP1和第二上拉管MP2导通。

本实用新型实施例还提供了一种双向电平转换芯片，包括上述任一实施例提供的双向电平转换电路。

本实用新型提供的双向电平转换电路和双向电平转换芯片，上拉控制模块在信号传输管的第一端和第二端中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，控制第一上拉管和第二上拉管导通，将第一端和第二端中另一端由第一电平拉为第二电平，也就是说，本实用新型中第一上拉管和第二上拉管由一个上拉控制模块控制，从而不仅可以减少模块数量和设计复杂度，而且可以减小芯片面积和成本。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。