技术特征：
1.一种基于延时锁定环路的1.5分频器，其特征在于，包括：除1.5分频器和延时锁定环路，所述延时锁定环路包括压控延时单元、鉴相器、低通滤波器和误差放大器；其中，所述除1.5分频器根据一对正相和反相时钟信号输出占空比为1/3，分频比为1.5的分频信号到所述鉴相器和所述压控延时单元，所述压控延时单元将所述分频信号延时一定时间输出到所述鉴相器；所述鉴相器对所述分频信号和延时的分频信号进行逻辑运算形成占空比为1/2的分频信号并转换为一对差分信号输出；所述一对差分信号依次经过所述低通滤波器和所述误差放大器输出到所述压控延时单元。2.根据权利要求1所述的基于延时锁定环路的1.5分频器，其特征在于，所述除1.5分频器包括：除3分频器，所述除3分频器包括第一触发器、第二触发器和第一与非逻辑，所述一对正相和反相时钟信号均耦合到所述第一触发器和所述第二触发器，所述第一触发器的输出端连接到所述第一与非逻辑的第一输入端，所述第一与非逻辑的输出端连接到所述第二触发器的输入端，所述第二触发器的输出端连接到所述第一与非逻辑的第二输入端和所述第一触发器的输入端；倍频器，所述倍频器包括第三触发器、锁存器、第一或非逻辑、第二或非逻辑和第三或非逻辑，所述一对正相和反相时钟信号均耦合到所述第三触发器和所述锁存器，所述第一与非逻辑的输出端连接到所述锁存器的输入端，所述锁存器的输出端和所述正相时钟信号耦合到所述第二或非逻辑的两个输入端，所述第二触发器的输出端连接到所述第三触发器的输入端，所述第三触发器的输出端和所述反相时钟信号耦合到所述第一或非逻辑的两个输入端，所述第一或非逻辑的输出端和所述第二或非逻辑的输出端耦合到所述第三或非逻辑的两个输入端，所述第三或非逻辑输出所述占空比为1/3，分频比为1.5的分频信号。3.根据权利要求2所述的基于延时锁定环路的1.5分频器，其特征在于，所述第一触发器、所述第二触发器和所述第三触发器为d触发器。4.根据权利要求1所述的基于延时锁定环路的1.5分频器，其特征在于，所述鉴相器包括：第二与非逻辑、第一反相器、第二反相器和单端转差分单元，所述分频信号和所述延时的分频信号分别连接所述第二与非逻辑的两个输入端，所述第二与非逻辑的输出端连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第二反相器的输入端和所述单端转差分单元的输入端，所述第二反相器和所述单端转差分单元分别输出所述一对差分信号。5.根据权利要求4所述的基于延时锁定环路的1.5分频器，其特征在于，所述鉴相器还包括：第三反相器和第四反相器，所述第三反相器的输入端和所述第四反相器的输出端连接所述第二反相器的输出端，所述第三反相器的输出端和所述第四反相器的输入端连接所述单端转差分单元的输出端。6.根据权利要求1所述的基于延时锁定环路的1.5分频器，其特征在于，所述低通滤波器提取所述一对差分信号的直流分量，所述差分放大器放大所述一对差分信号的直流分量的差值并输出延时控制信号到所述压控延时单元。7.根据权利要求6所述的基于延时锁定环路的1.5分频器，其特征在于，所述差分放大
器为自动归零放大器、斩波放大器或失调校准放大器。8.根据权利要求6所述的基于延时锁定环路的1.5分频器，其特征在于，所述压控延时单元包括：第一至第四pmos晶体管和第一至第四nmos晶体管，所述第一至第三pmos晶体管的源极均连接电源端，所述第三pmos晶体管的栅极连接电源端，所述第一pmos晶体管的栅极和漏极与所述第二pmos晶体管的栅极相连并连接所述第一noms晶体管的漏极，所述第二和第三pmos晶体管的漏极均连接所述第四pmos晶体管的源极，所述第四pmos晶体管的栅极和所述第四nmos晶体管的栅极连接所述分频信号，所述第一至第三nmos晶体管的源极均连接地端，所述第三nmos晶体管的栅极连接地端，所述第一和第二nmos晶体管的栅极连接所述延时控制信号，所述第二和第三nmos晶体管的漏极均连接所述第四nmos晶体管的源极，所述第四pmos晶体管的漏极和所述第四nmos晶体管的漏极连接第五反相器的输入端，所述第五反相器的输出端输出所述延时的分频信号。9.根据权利要求8所述的基于延时锁定环路的1.5分频器，其特征在于，所述延时控制信号控制所述压控延时单元的偏置电流大小。10.根据权利要求1所述的基于延时锁定环路的1.5分频器，其特征在于，所述压控延时单元将所述分频信号延时1/6周期。
技术总结
本申请涉及集成电路技术领域，公开了一种基于延时锁定环路的1.5分频器，包括：除1.5分频器和延时锁定环路，所述延时锁定环路包括压控延时单元、鉴相器、低通滤波器和误差放大器。所述除1.5分频器根据一对正相和反相时钟信号输出占空比为1/3，分频比为1.5的分频信号到所述鉴相器和所述压控延时单元，所述压控延时单元将所述分频信号延时一定时间输出到所述鉴相器。所述鉴相器对所述分频信号和延时的分频信号进行逻辑运算形成占空比为1/2的分频信号并转换为一对差分信号输出。所述一对差分信号依次经过所述低通滤波器和所述误差放大器输出到所述压控延时单元。出到所述压控延时单元。出到所述压控延时单元。
技术研发人员：钟英权 李承哲
受保护的技术使用者：集益威半导体（上海）有限公司
技术研发日：2021.07.29
技术公布日：2023/2/2