具备占空比校准功能的缓冲器电路的制作方法

1.本发明涉及模拟集成电路技术领域，具体涉及一种具备占空比校准功能的缓冲器电路。


背景技术：

2.在模拟集成电路领域中的时钟信号传输过程中，占空比失配能够较大程度地影响系统性能，特别是在参考时钟倍频器的输入端，需要50％占空比的时钟信号，而占空比严重偏离50％的时钟信号会导致较大参考杂散。另外，在不同的工艺、电源电压、温度变化下，也容易导致不同程度的占空比偏差。
3.目前，校准时钟信号占空比是以数字开环结构的形式或以纯模拟的形式来实现的，但前者虽然能够完成对时钟信号占空比的校准，但其电路设计的复杂度大大增加，后者通常利用固定参考电压与经过rc低通滤波后的输出时钟信号进行比较来调节占空比偏差，其电路结构复杂度相较于前者变小，虽然在一定程度上减小了占空比偏差，但是其应对工艺、电源电压、温度等变化的适应性较差，导致鲁棒性较差，且时钟信号的上升沿和下降沿的匹配也较差进而也会导致占空比失配。
4.因此，亟需一种校准时钟信号占空比的改进的结构来解决上述技术问题。


技术实现要素：

5.有鉴于此，本发明的目的在于提供一种具备占空比校准功能的缓冲器电路，以改善电路设计复杂和精确校准时钟信号占空比不能兼得的技术问题。
6.第一方面，本发明实施例提供了一种具备占空比校准功能的缓冲器电路，包括：前馈电路和反馈电路，所述前馈电路包括按顺序级联的第一缓冲器电路和第二缓冲器电路；反馈电路包括按顺序级联的第三缓冲器电路、滤波比较单元；
7.所述第一缓冲器电路的输入端与信号输入端连接，所述第二缓冲器电路的输出端与所述第三缓冲器电路的输入端连接；
8.所述第二缓冲器电路用于将所述第一缓冲器电路输出的信号反相；所述第三缓冲器电路用于将所述第二缓冲器电路输出的信号转换成差分信号；所述滤波比较单元用于对所述第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到所述第一缓冲器电路对占空比进行校准。
9.结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述第一缓冲器电路包括第一p沟道金属氧化物半导体和第一 n沟道金属氧化物半导体，用于确定与所述第一缓冲器电路的输入端的上升沿和下降沿对应的固定的输出端翻转电压点。
10.结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述第一缓冲器电路还包括第二p沟道金属氧化物半导体和第二n沟道金属氧化物半导体，用于根据所确定的所述第一缓冲器的输出端翻转电压点的上移/
下移校准占空比。
11.结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述前馈电路还包括第一电容；
12.所述第一电容连接于所述信号输入端和所述第一缓冲器电路的输入端之间，用于与所述第一缓冲器电路协作用于接收电流型逻辑电路模式的输入信号。
13.结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述滤波比较单元包括连接于所述第三缓冲器电路的输出端和所述第二p沟道金属氧化物半导体、第二n沟道金属氧化物半导体的输入端之间第一低通滤波器和第二低通滤波器，用于输出第一平均电压值和第二平均电压值。
14.结合第一方面的第四种可能的实施方式，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述滤波比较单元包括连接于第一低通滤波器和第二低通滤波器的输出端与所述第二p沟道金属氧化物半导体、第二n沟道金属氧化物半导体的输入端之间的比较器，用于接收所述第一平均电压值和所述第二平均电压值，并将根据所述第一平均电压值和所述第二平均电压值得到的输出电压作为所述第二p沟道金属氧化物半导体和第二n沟道金属氧化物半导体的偏置电压。
15.结合第一方面的第五种可能的实施方式，本发明实施例提供了第一方面的第六种可能的实施方式，其中，所述反馈电路还包括第二电容；
16.所述第二电容的一端连接于所述第二p沟道金属氧化物半导体、所述第二n沟道金属氧化物半导体的输入端和所述比较器的输出端之间，所述第二电容的另一端接地，用于对所述比较器输出的高频成分吸收到地。
17.结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，所述第二缓冲器电路的输出端与所述第三缓冲器电路的输入端之间的节点作为信号输出端。
18.结合第一方面的第五种可能的实施方式，本发明实施例提供了第一方面的第八种可能的实施方式，其中，所述第一缓冲器电路和所述比较器的器件参数基于需要校准的占空比偏差范围进行调整。
19.结合第一方面的第三种可能的实施方式，本发明实施例提供了第一方面的第九种可能的实施方式，所述第一缓冲器电路还包括自偏置反馈电阻，用于与所述第一电容协作用于接收电流型逻辑电路的输入信号。
20.本发明实施例带来了以下有益效果：本发明实施例提供的一种具备占空比校准功能的缓冲器电路，该电路包括：前馈电路和反馈电路，前馈电路包括第一和第二缓冲器电路；反馈电路包括第三缓冲器电路、滤波比较单元；第一缓冲器电路的输入端与信号输入端连接，第二缓冲器电路的输出端与第三缓冲器电路的输入端连接；第二缓冲器电路用于将第一缓冲器电路输出的信号反相；第三缓冲器电路用于将第二缓冲器电路输出的信号转换成差分信号；滤波比较单元用于对第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到第一缓冲器电路对占空比进行校准。本发明的具备占空比校准功能的缓冲器电路采用纯模拟的方式实现，避免了使用复杂的数字实现方式，并且能够应对工艺、电源电压、温度等变化，具有较好的鲁棒性，兼具了电路设计复杂度低和时钟信号占空比校准精度高的技术效果。
21.本发明的其他特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得
显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构中实现和获得。
22.为使本发明的上述目的、特征和优点能够更加明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。
附图说明
23.为了更清楚地说明本发明的具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图进行简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为本发明实施例的反馈回路采用差分信号的具备占空比校准功能的缓冲器电路的示意图；
25.图2为本发明实施例的支持方波输入信号的具备占空比校准功能的缓冲器电路的示意图；
26.图3为本发明实施例的具备占空比校准功能的缓冲器电路针对高频方波输入信号的应用中作出相应调整的示意图；
27.图4为本发明实施例的具备占空比校准功能的缓冲器电路与其他电路的连接示意图。
具体实施方式
28.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
29.目前，在模拟集成电路领域中的时钟信号传输过程中，占空比失配能够较大程度地影响系统性能，特别是在参考时钟倍频器的输入端，需要50％占空比的时钟信号，而占空比严重偏离50％的时钟信号会导致较大参考杂散。另外，在不同的工艺、电源电压、温度变化下，也容易导致不同程度的占空比偏差。目前，校准时钟信号占空比是以数字开环结构的形式或以纯模拟的形式来实现的，但前者虽然能够完成对时钟信号占空比的校准，但其电路设计的复杂度大大增加，后者通常利用固定参考电压与经过rc 低通滤波后的输出时钟信号进行比较来调节占空比偏差，其电路结构复杂度相较于前者变小，虽然在一定程度上减小了占空比偏差，但是其应对工艺、电源电压、温度等变化的适应性较差，导致鲁棒性较差，且时钟信号的上升沿和下降沿的匹配也较差进而也会导致占空比失配。基于此，本发明实施例提供了一种具备占空比校准功能的缓冲器电路，以缓解上述问题。
30.为了便于对本实施例进行理解，首先对本发明实施例所公开的一种具备占空比校准功能的缓冲器电路进行详细介绍。
31.在一种可能的实施方式中，本发明提供了一种具备占空比校准功能的缓冲器电路。图1以反馈回路采用差分信号为例进行说明，如图1所示为本发明实施例的反馈回路采用差分信号的具备占空比校准功能的缓冲器电路的示意图。
32.所述具备占空比校准功能的缓冲器电路包括前馈电路和反馈电路，所述前馈电路包括按顺序级联的第一缓冲器电路(由第一p沟道金属氧化物半导体202、203、第二p沟道金属氧化物半导体207、偏置电阻204、第一n沟道金属氧化物半导体205、206、和第二n沟道金属氧化物半导体 208组成)和第二缓冲器电路器209；反馈电路包括按顺序级联的第三缓冲器电路210、滤波比较单元；
33.所述第一缓冲器电路的输入端与信号输入端in连接，所述第二缓冲器电路209的输出端与所述第三缓冲器电路210的输入端连接；
34.所述第二缓冲器电路209用于将所述第一缓冲器电路输出的信号反相；所述第三缓冲器电路210用于将所述第二缓冲器电路209输出的信号转换成差分信号；所述滤波比较单元用于对所述第三缓冲器电路210输出的差分信号进行低通滤波和比较，并将输出电压输出到所述第一缓冲器电路对占空比进行校准。
35.需要说明的是，第二缓冲器电路器209为反相器，同时在前馈电路和反馈电路的结构相似且原理相同的情况下，可在前馈电路的输入端和输出端增加反相器个数，可在反馈电路中的低通滤波器的输入端增加反相器个数，或者可在第三缓冲器电路210的输入端增加反相器个数。
36.进一步地，所述第一缓冲器电路包括第一p沟道金属氧化物半导体 202、203和第一n沟道金属氧化物半导体205、206，用于确定与所述第一缓冲器电路的输入端的上升沿和下降沿对应的固定的输出端翻转电压点。
37.进一步地，所述第一缓冲器电路还包括第二p沟道金属氧化物半导体 207和第二n沟道金属氧化物半导体208，用于根据所确定的所述第一缓冲器的输出端翻转电压点的上移/下移校准占空比。
38.进一步地，所述前馈电路还包括第一电容201；所述第一电容201连接于所述信号输入端in和所述第一缓冲器电路的输入端之间，用于与所述第一缓冲器电路协作用于接收电流型逻辑电路模式的输入信号。
39.进一步地，所述滤波比较单元包括连接于所述第三缓冲器电路210的输出端和所述第二p沟道金属氧化物半导体207、第二n沟道金属氧化物半导体208的输入端之间第一低通滤波器211和第二低通滤波器212，用于输出第一平均电压值和第二平均电压值。
40.进一步地，所述滤波比较单元包括连接于第一低通滤波器211和第二低通滤波器212的输出端与所述第二p沟道金属氧化物半导体207、第二n 沟道金属氧化物半导体208的输入端之间的比较器213，用于接收所述第一平均电压值和所述第二平均电压值，并将根据所述第一平均电压值和所述第二平均电压值得到的输出电压作为所述第二p沟道金属氧化物半导体 207和第二n沟道金属氧化物半导体208的偏置电压。
41.进一步地，所述反馈电路还包括第二电容214；所述第二电容214的一端连接于所述第二p沟道金属氧化物半导体207、所述第二n沟道金属氧化物半导体的输入端208和所述比较器213的输出端之间，所述第二电容214的另一端接地，用于对所述比较器输出的高频成分吸收到地。
42.也就是说，为比较器213输出的高频成分提供到地的低阻通路，从而起到一定的滤波作用。
43.进一步地，所述第二缓冲器电路209的输出端与所述第三缓冲器电路 210的输入
端之间的节点作为信号输出端out。
44.进一步地，所述第一缓冲器电路和所述比较器213的器件参数基于需要校准的占空比偏差范围进行调整。
45.此外，还可调整低通滤波器和其他缓冲器电路的电路参数进行调整，进行调整的参数可根据需要进行配合调整，本发明实施例对配合的参数类型和数量并不进行限制。
46.进一步地，所述第一缓冲器电路还包括自偏置反馈电阻204，用于与所述第一电容201协作用于接收电流型逻辑电路的输入信号。
47.相比于最常见的占空比校准电路，本发明实施例增加了将单端信号转化成差分信号的第三缓冲器电路210和第一低通滤波器211和第二低通滤波器212，并且增加了第一电容201和第一缓冲器电路内的自偏置反馈电阻204、且比较器213的输出端去掉了一个电阻。
48.该图1的具备占空比校准功能的缓冲器电路的工作过程为：当输入信号经过第一缓冲器电路后，占空比若偏大(比如大于50％)，第二缓冲器电路209输出的占空比则会偏小(比如小于50％),而差分信号经过第三缓冲器电路210后，其out
p
的占空比偏小、outn的占空比偏大，out
p
/outn分别经过第一低通滤波器211和第二低通滤波器212的低通滤波后，平均电压 v
ip
偏大、而平均电压v
in
偏小，在经过比较器进行比较后，v
fb
偏大，即第一缓冲器电路中的第二p沟道金属氧化物半导体207和第二n沟道金属氧化物半导体208的偏置电压变大，第二p沟道金属氧化物半导体207的导通电阻变大，而第二n沟道金属氧化物半导体208的导通电阻变小，使得第一缓冲器电路输入端的上升沿和下降沿对应的输出端翻转电压点下移、从而实现了将偏大的占空比调小的功能；相反，当差分信号经过第一缓冲器电路后的占空比偏小(比如小于50％)，类似地，从比较器输出的v
fb
偏小，第二p沟道金属氧化物半导体207的导通电阻变小，第二n沟道金属氧化物半导体208的导通电阻变大，使得第一缓冲器电路输入端的上升沿和下降沿对应的输出端翻转电压点上移、从而实现了将偏小的占空比调大的功能。综合上述两种情况，最终将输出的占空比稳定在50％左右。
49.本发明实施例带来了以下有益效果：本发明实施例提供的一种具备占空比校准功能的缓冲器电路，该电路包括：前馈电路和反馈电路，前馈电路包括第一和第二缓冲器电路；反馈电路包括第三缓冲器电路、滤波比较单元；第一缓冲器电路的输入端与信号输入端连接，第二缓冲器电路的输出端与第三缓冲器电路的输入端连接；第二缓冲器电路用于将第一缓冲器电路输出的信号反相；第三缓冲器电路用于将第二缓冲器电路输出的信号转换成差分信号；滤波比较单元用于对第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到第一缓冲器电路对占空比进行校准。本发明的具备占空比校准功能的缓冲器电路采用纯模拟的方式实现，避免了使用复杂的数字实现方式，并且能够应对工艺、电源电压、温度等变化，具有较好的鲁棒性，兼具了电路设计复杂度低和时钟信号占空比校准精度高的技术效果。
50.本发明除了适用于输入信号为电流模式逻辑信号的情况之外，还适用于输入信号为方波信号的情况。图2示出了本发明实施例的输入方波信号的具备占空比校准功能的缓冲器电路的示意图；
51.相比于图1，图2删去了图1中的第一电容201和第一缓冲器电路中的自偏置反馈电阻204。相比于输入信号为电流模式逻辑信号的情况，输入信号为方波信号的情况节省了芯片面积，并且由于第一缓冲器电路的功耗变成了动态功耗，因此也节省了功耗。
52.本发明中还针对输入信号为方波信号的情况特别是高频方波信号进行调整的电路进行了设计，如图3所示为本发明实施例的具备占空比校准功能的缓冲器电路针对高频方波输入信号的应用中作出相应调整的示意图。
53.相比图2，图3去掉了图2中的第二缓冲器电路209和比较器213。反馈回路中，仅保留第一低通滤波器211和第二低通滤波器212，由于将第三缓冲器电路210的输出信号取平均值后直接反馈到前馈电路中，这样能够提高整个回路的响应速度。
54.图4为本发明实施例的具备占空比校准功能的缓冲器电路与其他电路的连接示意图。
55.如图4所示，本发明的输入信号fxtal为晶振信号，输出信号fout被传输到参考时钟二倍频电路，然后再传输到锁相环频率综合器后输出信号 fout。在实际应用中，为了节省晶振成本，通常选择输出频率相对较低的晶振。而为了能够增加锁相环的环路带宽，通常需要提高参考时钟频率，并且较高的参考时钟频率同时可以降低锁相环反馈回路上的分频比，从而降低了带内噪声。
56.鉴于对系统性能和成本的考量，通常晶振信号需要经过对输入信号的占空比偏差特别敏感的二倍频电路，因为较大的占空比偏差会导致系统输出具有很大的参考杂散，因此需要在二倍频电路的输入端增加一个具备占空比校准功能的缓冲器电路。
57.另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
58.所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，read-only memory)、随机存取存储器(ram，random access memory)、磁碟或者光盘等各种可以存储程序代码的介质。
59.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
60.最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之
内。因此，本发明的保护范围应以权利要求的保护范围为准。